计算机组成原理教案
2．4．2 并行除法器
CAS的结构，，并行除法器结构。
并行除法器执行时间分析
2．5 定点运算器的组成
2．5．1 逻辑运算
逻辑数概念：不带符号的二进制数。
四种逻辑运算：逻辑非、逻辑加、逻辑乘、逻辑异
2．5．2 多功能算术／逻辑运算单元（ALU）
并行进位，行波进位加／减法器存在的两个问题：
运算时间长
行波进位加／减法器只能完成加法和减法，而不能完成逻辑操作
说明：
控制端M用来控制作算术运算还是逻辑运算，两种运算的区别在于是否对进位进行处理。M＝0时，对进位无影响，为算术运算；M＝1时，进位被封锁，为逻辑运算。 正逻辑中，“1”用高电平表示，“0”用低电平表示，而负逻辑刚好相反。
正逻辑与负逻辑的关系为，正逻辑的“与”到负逻辑中变为“或”，即＋ 互换。 的正负逻辑之间的转换可用上述规则实现。
先行进位的实现：公式
2．5．3 内部总线
总线分类：内部总线、外部总线（系统总线）、通信总线。
总线又可分为单向总线和双向总线。
带锁存器的总线可实现总线的复用。
2．5．4 定点运算器的基本结构
运算器包括ALU、阵列乘除器件、寄存器、多路开关、三态缓冲器、数据总线等逻辑部件。运算器的设计，主要是围绕着ALU和寄存器同数据总线之间如何传送操作数和运算结果而进行的。
运算器的三种结构形式：
单总线结构的运算器：这种结构的主要缺点是操作进度较慢，但控制电路比较简单。
双总线结构的运算器
三总线结构的运算器：三总线结构的运算器的特点是操作时间快
2．6 浮点运算方法和浮点运算器
2．6．1 浮点加法、减法运算
浮点加减法的规则，
运算步骤：0操作数检查→对阶→尾数加／减→规格化、舍入
注意：对阶时，小阶向大阶看齐，否则会丢失高有效位。规格化时，左规、右规是指尾数移动方向。
舍入处理的方法
2．6．2 浮点乘、除法运算