基于FPGA的数字频率计实验报告(能测占空比) - 图文(2)

2019-08-31 17:35

2). 扩展功能部分: (1). 原理概述:

一、分档显示部分

如图所示显示的频率为25MHZ(25000.000HZ):

1在基本功能的计数部分增加至八个计数器(即最高能记到 ○

99.999999M次数)对待测信号上升沿进行计数;

2对记到的数据按优先级由最高位往低位判断,若第七位有进 ○

位,则表示第八个计数器有计数,故要锁存最高四位计数器 内容并送数码管显示,若为第六位数码管有进位,则显示次 高四位计数器内容,以此类推;

3判断相应的档位的同时给每个档位一个变量赋值,用于判断 ○

小数点的位置 。以KHZ为单位,则四位数码管最高能显示 9999Khz。

4若显示最高四位计数器内容(即是X10000档(10~99.99MHZ)), ○

由于已超出四位数码管显示范围,则可以用按键显示最低四位计数器内容,同时让DS1(千位)数码管小数点亮。

6 / 21

未按键时显示最高四位数字;

按住按键S5显示低四位数字

5若未超出四位数码管显示范围,则按照如下显示小数点: ○

X1000档(1~9999khz)只显示个位小数, X100档(0.1~999.9khz)只显示十位小数点, X10档(0.01~99.99khz)只显示百位小数点, X10档(0.01~99.99khz)只显示百位小数点, X1档(0.001~9.999khz)只显示千位小数点。 显示效果如下图所示:

7 / 21

显示频率1953.13KHZ

也可按住按键S5显示其余低位

8 / 21

显示频率6.103HZ(误差±1HZ)

显示频率6HZ 二、占空比部分

1利用基准时钟产生一个10MHZ的频率用于标准计数信号; ○

2在1HZ闸门信号上升沿到来时,10MHZ计数信号开始计数, ○

9 / 21

同时在待测信号为高电平时,用七个计数器对10MHZ信 号的上升沿次数计数,低电平时不计数;

3当1HZ闸门信号的下个上升沿到来时,10MHZ计数信号刚 ○

好计数10M次(1s时间),此时取待测信号高电平期间 七个计数器的最高四位的数据锁存并送数码管显示,显 示时数码管DS2(百位)小数点亮,所得结果即为待测信号 的占空比(单位为%),如下图所示:

按下按键 S6显示占空比(50.00%)

(2). 测量占空比设计原理时序图

10 / 21


基于FPGA的数字频率计实验报告(能测占空比) - 图文(2).doc 将本文的Word文档下载到电脑 下载失败或者文档不完整,请联系客服人员解决!

下一篇:近期客户资料

相关阅读
本类排行
× 注册会员免费下载(下载后可以自由复制和排版)

马上注册会员

注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信: QQ: