Cadence仿真介绍
第一部分：仿真流程
第二部分：IBIS模型
IBIS模型和SPICE模型比较： SPICE模型：
（1）电压/电流/时间等关系从器件图形、材料特性得来，建立在低级数据的基础上 （2）每个buffer中的器件分别描述/仿真 （3）仿真速度很慢
（4）包含芯片制造工艺信息 IBIS模型：
（1）电压/电流/时间关系建立在IV/VT数据曲线上 （2）没有包括电路细节
（3）仿真速度快，是SPICE模型的25倍以上 （4）不包含芯片内部制造工艺信息
基于上述原因，对于在系统级的设计，我们更倾向于使用IBIS模型。目前IBIS主要使用的有V1.1，V2.1，V3.2及V4.0等版本。模型结构如下图：
C_pkg，R_pkg，L_pkg为封装参数；C_comp为晶片pad电容；Power_Clamp，GND_Clamp为ESD结构的V/I曲线。
输出模型比输入模型多一个pull-up，pull-down的V/T曲线。
Cadence的model integrity工具负责对IBIS模型进行语法检查、编辑以及进行DML格式转换。Cadence仿真不直接使用IBIS模型，而必须先把IBIS转换成DML。
<实例操作演示>
第三部分：电路板设置
电路板设置包括：（1）叠层设置；（2）DC电压设置；（3）器件设置；（4）模型分配； 上述步骤可以通过setup advisor向导设置。 1，叠层设置
2，DC电压设置
3，器件设置
4，模型分配