课 程 设 计 报 告
设计题目：数字电子钟设计与实现
班 级： 学 号： 姓 名： 指导教师： 设计时间：
摘 要
数字时钟已成为人们日常生活中必不可少的必需品，广泛于个人家庭以及办公室等公共场所，给人们的生活、学习、工作、娱乐带来了极大的方便。由于数字集成电路技术的发展采用了先进的三石英技术，使数字时钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。尽管目前市场上已有现成的数字时钟电路芯片出售，价格便宜、使用也方便，但鉴于数字时钟电路的基本组成包含了数字电路的组成部分，因此进行数定时钟的设计是必要的。在这里我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际，来增养我们的综合分析和设计电路的能力。
本次设计以数字时钟为主 ，实现对时、分、秒数字显示的计数器计时装置，周期为24小时，显示满为23时59分59秒并具４有校时功能的数电子时钟。电路主要采用中规模的集成电路，本电路主要脉冲产生模块、校时模块、两个六十进制模块（分、秒）、一个二十四进制模块（时）和一个报时逻辑电路组成。时、分、秒再通过BCD-7段译码显示屏显示出来。
关键词：计数器
译码器 校时
目 录
1 概述 2 2 课程设计任务及要求 2.1 设计任务 4 2.2 设计要求 4 3 理论设计 3.1方案论证 3.2 系统设计 3.2.1 结构框图及说明 3.2.2 系统原理图及工作原理 3.3 单元电路设计
3.3.1秒脉冲电路设计 3.3.2时、分、秒计数器电路 3.3.3校时电路 3.3.4译码显示电路 3.3.5定时电路设计 4.软件仿真
4.1 仿真电路图 4.2 仿真过程 4.2 仿真结果 5.结论 6.使用仪器设备清单 7.参考文献。 8.收获、体会和建议。
4 5 5
6
7 8 10 11 13
15 15 16
18191920 2.课程设计及要求
2.1设计任务
数字电子时钟是一种用数字电路技术实现“时”、“分”、“秒”计时的装置。其中，时间以24小时为一个周期；显示时、分、秒；具有校时功能，可以分别对时、分进行单独校时，使其校正到标准时间；时钟具有闹钟功能；具有开机清零功能；设计所需的脉冲电路。
2.1设计要求
独立完成系统的原理设计。说明系统实现的功能，应达到技术指标，进行方案论证，确定设计方案。画出电路图，说明各部分电路的工作原理，初步选定所使用的各种器件的主要参数及型号，列出元器件明细表。系统中包含的中小规模集成电路的种类至少在六种以上。根据理论设计用multisim 7在计算机上进行仿真。验证所设计方案的正确性。
3.理论设计
3.1方案论证
数字时钟是一个将“时”、“分”、“秒”显示于人的视觉器官的计时装置。
电路由秒信号发生器、“时、分、秒”计数器、译码器、显示电路、校准电路、定时电路等组成。秒、分、时分别为60、60和24进制计数器。分、秒均为60进制，显示00—59，个位为十进制，十位为六进制；时为24进制，对于24进制来说个位为十进制，十位为三进制。用74LS161和74LS160均可实现六十进制和二十四进制计数器，再通过LED六段显示器将具体信号显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发触发器实现报时。校时电路是通过改变时计数器和分计数器的输入脉冲来实现校时功能。
3.2系统设计
3.2.1结构框图及说明
原理框图如图1所示
图1
该系统的工作原理是：
由石英晶体多谐振荡器和分频器产生1HZ标准秒脉冲。“秒电路”、“分电路”
均为00—59的六十进制计数、译码、显示电路； “时电路”为00—23的二十四进制计数、译码、显示电路。校时电路分别控制对时和分的校正。