仅含有数字逻辑的电路器件可使用数字电路测试系统来完成测试，这些测试系统之间在价格、性能、尺寸、可选项上有着明显的不同。
低端的测试机被用来测试低价格或者低性能的低端产品，通常是些管脚少、复杂度低的器件；一般运行于低于20MHz的时钟频率，且只能存储少量的测试向量；用于小规模（SSI）或中规模（MSI）集成电路的测试。
高端的测试机则是速度非常快（时钟频率高）、测试通道非常多的测试系统；时钟频率通常会达到400MHz，并能提供1024个测试通道；拥有高精度的时钟源和百万bit位的向量存储器。它们被用于验证新的超大规模（VLSI）集成电路，但是昂贵的成本阻碍了他们用于生产测试。
而半导体测试工业普遍使用的是中高端的测试设备，它们拥有较好的性价比，在对测试成本非常敏感的半导体测试行业，这无疑是非常重要的。这类测试设备多运行在50-100MHz，提供256个测试通道，通常带有一些可选的配置。
为了控制测试成本，谨慎地选择能满足器件测试需求的测试设备是非常重要的，选择功能相对于我们器件的测试要求过于强大的测试系统会使得我们的测试成本居高不下，而相反的选择会造成测试覆盖率不够；找到设备功能和成本之间的平衡是测试成本控制本质的要求。
六、测试负载板(LoadBoard)
测试负载板是一种连接测试设备的测试头和被测器件物理和电路接口，被固定在针测台（Probe）、机械手（Handler）或者其他测试硬件上，其上的布线连接测试机台内部信号测试卡的探针和被测器件的管脚。
在CP测试中，负载板连接ProbeCard；在手工测试中，我们将Socket固定在负载板上；而在FT的生产测试中，我们将其连接到Handler. 因为测试机在物理和电气上需要与多种类型的设备连接、锁定，因而Loadboard的类型和款式也是多种多样。
测试高速或者大功率的器件需要定制的Loadboard，为保证信号完整性，这种高性能的定制电路板必须完成阻抗匹配——这对于布局、布线及线长、线宽等都有特殊要求，因此通常需要数月的时间设计制作，并且价格非常昂贵。
七、探针卡（ProbeCard）
探针卡在CP测试用于连接测试机电路和Die上的Pad，通常作为Loadboard的物理接口，在某些情况下ProbeCard通过插座或者其它接口电路附加到Loadboard上。
测试机的信号通过弹簧针（pogo pins）连接到ProbeCard底部的Pad上，再由ProbeCard上的布线通往被测的Die上。
第二章.半导体测试基础
摘要：
本章节包括一下内容：
? 测试目的 ? 测试术语
? 测试工程学基本原则 ? 基本测试系统组成
? PMU（精密测量单元）及引脚测试卡 ? 样片及测试程序
一、基础术语
描述半导体测试的专业术语很多，这里只例举部分基础的： 1． DUT
需要被实施测试的半导体器件通常叫做DUT（Device Under Test，我们常简称“被测器件”），或者叫UUT（Unit Under Test）。
首先我们来看看关于器件引脚的常识，数字电路期间的引脚分为“信号”、“电源”和“地”三部分。
信号脚，包括输入、输出、三态和双向四类，
输入：在外部信号和器件内部逻辑之间起缓冲作用的信号输入通道；输入管脚感应
其上的电压并将它转化为内部逻辑识别的“0”和“1”电平。
输出：在芯片内部逻辑和外部环境之间起缓冲作用的信号输出通道；输出管脚提供
正确的逻辑“0”或“1”的电压，并提供合适的驱动能力（电流）。
三态：输出的一类，它有关闭的能力（达到高电阻值的状态）。 双向：拥有输入、输出功能并能达到高阻态的管脚。
电源脚，“电源”和“地”统称为电源脚，因为它们组成供电回路，有着与信号引脚不
同的电路结构。
VCC：TTL器件的供电输入引脚。 VDD：CMOS器件的供电输入引脚。 VSS：为VCC或VDD提供电流回路的引脚。
GND：地，连接到测试系统的参考电位节点或VSS，为信号引脚或其他电路节点
提供参考0电位；对于单一供电的器件，我们称VSS为GND。
2． 测试程序
半导体测试程序的目的是控制测试系统硬件以一定的方式保证被测器件达到或超越它的那些被具体定义在器件规格书里的设计指标。
测试程序通常分为几个部分，如DC测试、功能测试、AC测试等。DC测试验证电压及电流参数；功能测试验证芯片内部一系列逻辑功能操作的正确性；AC测试用以保证芯片能在特定的时间约束内完成逻辑操作。
程序控制测试系统的硬件进行测试，对每个测试项给出pass或fail的结果。Pass指器件达到或者超越了其设计规格；Fail则相反，器件没有达到设计要求，不能用于最终应用。测试程序还会将器件按照它们在测试中表现出的性能进行相应的分类，这个过程叫做“Binning”，也称为“分Bin”. 举个例子，一个微处理器，如果可以在150MHz下正确执行指令，会被归为最好的一类，称之为“Bin 1”；而它的某个兄弟，只能在100MHz下做同样的事情，性能比不上它，但是也不是一无是处应该扔掉，还有可以应用的领域，则也许会被归为“Bin 2”，卖给只要求100MHz的客户。
程序还要有控制外围测试设备比如 Handler 和 Probe 的能力；还要搜集和提供摘要性质（或格式）的测试结果或数据，这些结果或数据提供有价值的信息给测试或生产工程师，用于良率(Yield)分析和控制。
二、正确的测试方法
经常有人问道：“怎样正确地创建测试程序？”这个问题不好回答，因为对于什么是正确的或者说最好的测试方式，一直没有一个单一明了的界定，某种情形下正确的方式对另一种情况来说不见得最好。很多因素都在影响着测试行为的构建方式，下面我们就来看一些影响力大的因素。
? 测试程序的用途。
下面的清单例举了测试程序的常用之处，每一项都有其特殊要求也就需要相应的测试程序：
? Wafer Test —— 测试晶圆（wafer）每一个独立的电路单元（Die），这是半导
体后段区分良品与不良品的第一道工序，也被称为“Wafer Sort”、CP测试等.
? Package Test —— 晶圆被切割成独立的电路单元，且每个单元都被封装出来后，
需要经历此测试以验证封装过程的正确性并保证器件仍然能达到它的设计指标，也称为 “Final Test”、FT测试、成品测试等。
? Quality Assurance Test —— 质量保证测试，以抽样检测方式确保Package Test
执行的正确性，即确保pass的产品中没有不合格品。
? Device Characterization —— 器件特性描述，决定器件工作参数范围的极限值。
? Pre/Post Burn-In —— 在器件“Burn-in”之前和之后进行的测试，用于验证老
化过程有没有引起一些参数的漂移。这一过程有助于清除含有潜在失效（会在使用一段时间后暴露出来）的芯片。
? Miliary Test —— 军品测试，执行更为严格的老化测试标准，如扩大温度范围，
并对测试结果进行归档。
? Incoming Inspection —— 收货检验，终端客户为保证购买的芯片质量在应用之
前进行的检查或测试。
? Assembly Verification —— 封装验证，用于检验芯片经过了封装过程是否仍然
完好并验证封装过程本身的正确性。这一过程通常在FT测试时一并实施。
? Failure Analysis —— 失效分析，分析失效芯片的故障以确定失效原因，找到影
响良率的关键因素，并提高芯片的可靠性。
? 测试系统的性能。
测试程序要充分利用测试系统的性能以获得良好的测试覆盖率，一些测试方法会受到测试系统硬件或软件性能的限制。 高端测试机：
? 高度精确的时序 —— 精确的高速测试
? 大的向量存储器 —— 不需要去重新加载测试向量
? 复合PMU（Parametric Measurement Unit）—— 可进行并行测试，以减少
测试时间
? 可编程的电流加载 —— 简化硬件电路，增加灵活性 ? PerPin的时序和电平 —— 简化测试开发，减少测试时间 低端测试机：
? 低速、低精度 —— 也许不能充分满足测试需求
? 小的向量存储器 —— 也许需要重新加载向量，增加测试时间 ? 单个PMU —— 只能串行地进行DC测试，增加测试时间