如果只是测量值低于最小限定，则很可能是器件自身的缺陷，如上面datalog中pin2的失效，从中我们可以看到测试发生时预处理成功实现，器件处于正确的逻辑状态，而输出端的阻抗很大。这有可能是测试硬件上的阻抗附加到了其中，因此对测试机及测试配件的校验工作就显得很重要了。
故障也可能是因为器件没有正确地进行预处理而导致逻辑状态不对引起的，上面datalog中pin6的失效就是这种情况。
在进行DC测试之前，应该保证进行预处理的向量正确无误，这就要将预处理工作当作一项功能测试来进行。在测试流程中，代表预处理功能的测试项应该放到相应的DC测试项之前。只有它通过了保证了预处理已经正确实施，我们才去做DC测量；否则我们就要花时间去解决预处理功能的测试问题。只有输出被设定为正确地状态，VOH/IOH测试才有意义。
图3-3.Open-Short Test datalog
七、VOL/IOL
VOL指器件输出逻辑0时输出管脚上需要压制的最高电压（输出电平的最大值）；IOL指器件输出逻辑0时输出管脚上的负载电流（为灌电流）。下表是256 x 4静态RAM的VOL/IOL参数说明：
Parameter Description VOL 测试目的
Test Conditions Min Max Unit 0.4 V Output Low Voltage VDD=4.75V, IOL= 8.0mA VOL/IOL测试实际上测量的是输出管脚在输出逻辑0时的电阻，此测试确保输出阻抗满足设计要求，并保证在严格的VOL条件下吸收所定义的IOL电流。换句话说，器件的输出管脚必须吃进规格书定义的最小电流而保持正确的逻辑状态。 测试方法
与VOH/IOH一样，VOL/IOL测试也可以通过静态或动态方式实现，这里我们还是先说说静态方法。如图4-5，静态测试时，器件的所有输出管脚被预置到输出逻辑0状态，测试机的PMU单元通过内部继电器的切换连接到待测的输出管脚，接着驱动（灌入）IOL电流，测量此时管脚上的电压值并与定义的VOL相比较，如果测量值高于VOL，则判不合格。对于单个PMU的测试机来说，这个过程不断地被重复直到所有的输出管脚都经过测试，而PPPMU结构的测试机则可以一次完成。 注：1）使用VDDmin作为此测试最差情形；
2）IOL是灌入的电流，对测试机来说它是正电流； 3）测试时需要设置电压钳制。
图4-5.VOL测试 阻抗计算
VOL测试检验了器件当输出逻辑0时输出管脚吸收电流的能力，另一种检验这种能力的途径则是测量逻辑0状态时输出端口的阻抗。如图4-6，施加在等效电路中电阻上的压降为E=VOL-VSS=0.4V，I=8mA，则R=E/I=50ohm，那么此输出端口的阻抗低于50ohm时，器件合格。
图4-6.等效电路 故障寻找
开始Trouble Shooting前，打开dataloger纪录测量结果，如果待测器件有自己的标准，测试并纪录测量结果后，所得结果不外乎以下三种情况： 1. VOL电压正常，测试通过；
2. 在正确输出逻辑0条件下，VOL电压测量值高于最大限定，测试不通过； 3. 在错误的输出条件下，如逻辑1，VOL电压测量值远高于最大限定，测试不
通过。这种情况下，datalog中将显示程序中设定的钳制电压值。
当故障（failure）发生时，我们需要观察datalog中的电压测量值以确定故障类型，是上述的第2种情况？还是第3种？
如果只是测量值高于最大限定，则很可能是器件自身的缺陷，如上面datalog中pin2的失效，从中我们可以看到测试发生时预处理成功实现，器件处于正确的逻辑状态，而输出端的阻抗稍大。这有可能是测试硬件上的阻抗附加到了其中，因此对测试机及测试配件的校验工作就显得很重要了。
故障也可能是因为器件没有正确地进行预处理而导致逻辑状态不对引起的，上面datalog中pin6的失效就是这种情况。
在进行DC测试之前，应该保证进行预处理的向量正确无误，这就要将预处理工作当作一项功能测试来进行。在测试流程中，代表预处理功能的测试项应该放到相应的DC测试项之前。只有它通过了保证了预处理已经正确实施，我们才去做DC测量；否则我们就要花时间去解决预处理功能的测试问题。同样，只有输出被设定为正确地状态，VOL/IOL测试才有意义。
八、IDD Gross Current
在说Gross IDD之前，我们先说说什么是IDD。IDD的定义有很多，其中包括流过Drain to Drain（CMOS D极）的电流；Drain to GND的电流；Drain的leakage电流等等。普遍认为最符合实际的定义应该是：IDD的测试分动态和静态两种电流，动态IDD是器件在正常工作时，Drain对GND的漏电流，静态IDD是器件在静态时Drain对GND的漏电流。 理论讲Drain对Source是高阻的状态，如图4-7，在D-S没有正向偏置，G-S反向偏置，导电沟道打开后，D到S才会有电流的流过，但实际上由于自由电子的存在，自由电子的附着在SiO2和N+，导致D-S有漏电流，此漏电流就是IDD。在COMS电路中称为IDD，在TTL电路中称ICC。
这里我们先讲讲器件毛的IDD之和——Gross IDD，它的意义在于在Open-Short测试之后，尽早地挑选出功耗较大的电路，因为功耗较大意味着器件存在结构缺陷，或者已经损坏。一般说来，器件的Gross IDD越大，其功耗越大。
图4-7.增强型MOS管结构及符号
Gross IDD测试方法
Gross IDD测试在CP测试中肯定存在，在FT测试中也可能包含，它测量的是流入VDD管脚的电流。理论上讲，IDD测试在器件功能正确且被成功预处理的情况下才能保证测量值的正确性，但是测试的效率性要求Gross IDD通常在功能测试之前实施，这种情况下我们不知道器件有没有被正确的预处理，因此Gross IDD的边界我们通常放得很宽。
首先，Reset器件或者将所有的输入管脚设置为固定的状态——低或者高，VIL设置为0V，VIH设置为VDD；所有的输出管脚与负载断开——输出电流会增加IDD的测量值从而引起误判。其次，正确地并且尽可能简单地预处理相应的功能，使器件进入稳定的状态。接下来就是测量进入器件的整体供电电流了，电流超出界限则表示功耗过大、器件失效，直接退出测试并被丢弃。
初次开发时，如果发现IDD测试很大，建议用万用电表测量没有放IC时，测试socket 上电源到地的电阻，如果电阻比较小，说明你焊接可能导致有些虚短，要查下电路；其次在电源端加上VDD，看是否电压有被拉下的情况。还有通常VDD pin 会放置bypass电容，电容的作用是滤波，滤掉高频的成分，但是电容有时也会影响IDD的测试，比如电容被击穿，电容过大但DELAY时间给的不够，导致电压在没有上升到VDD的时候进行测量。还有IC与测试座接触不好的时候，也会导致IDD较大。
前面说过，边界（limit）会放得比较宽，那如何确定呢？首先想到的当然是器件规格书，通常将边界设置为器件规格书中额定参数的2-3倍。但是有时候我们会发现器件的规格书中”IDD Current Limit”一栏写着”TBD”（to be determined），这时候，我们就需要通过实际测试去确定此项参数，通常是测试一定数量的芯片，观察其IDD电流读数，得出平均的合理的参数，再以其2-3倍作为边界。
图4-8.Gross IDD测试