三、实验步骤
1.新建一个工程，命名为counter.xise。
2.新建一个Verilog源文件，命名为counter.v,编写源文件,实现计数功能。 3.综合
4.新建一个测试文件，命名为test.v，编写测试文件进行波形仿真。 5.新建一个约束文件，命名为counter.ucf。 6.实现
7.生成编程文件 8.下载
9.功能测试
四、主要仪器和设备
主要仪器和设备：计算机，Basys 2开发板。 五、实验报告要求 1.写出设计思想及框图
2.简述设计步骤和调试过程。包括总体电路设计、相应模块设计，以及在ISE上完成的设计和仿真。相关文档包括：Verilog HDL语言的源代码（程序要有详细的注释和功能说明）、引脚分配的约束文件、验证设计功能等设计的所有文档与调试的结果。
3.写出结论及心得体会。
4.按照实验报告模板，撰写实验报告。实验报告各项内容都要填好，不能空缺。源代码和图可以打印，其它内容手写。
31
实验五 交通灯
一、实验目的
1.掌握分频器的设计方法。 2.掌握计数器的设计方法。 3.掌握状态机的设计方法。 二、实验内容及基本原理 1 2 3 4 显示十字路口东西、南北两个方向的红、黄、绿灯的指示状态。用两组红黄绿三种颜色灯分别作为东西、南北两个方向的红、黄绿灯。变化规律为东西绿灯亮，南北红灯亮→东西绿灯闪烁，南北红灯亮→东西黄灯亮，南北红灯亮→东西红灯亮，南北绿灯亮→东西红灯亮，南北绿灯闪烁→东西红灯亮，南北黄灯亮→东西绿灯亮，南北红灯亮，如此循环。
红灯亮30秒，黄灯亮5秒，绿灯亮20秒后闪烁5秒，时间可设置修改，在绿灯转为红灯时，要求黄灯先亮5秒钟，才能变换车道，要求有复位功能。其状态转换如下表所示：
状态装换表 状态 东西方向 南北方向 state red1 yellow1 green1 red2 yellow2 green2 000 0 0 1 1 0 0 001 0 0 clock1s 1 0 0 010 0 1 0 1 0 0 011 1 0 0 0 0 1 100 1 0 0 0 0 clock1s 101 1 0 0 0 1 0 交通灯信号控制系统一般由晶体振荡器、分频器、时间计数器、控制器以及译码显示电路组成，根据设计内容要求，其组成框图如图所示：
32
时 间译码器 系统时钟 显分频器 示 东西灯 控 制 器 时间计数 南北灯 复紧 位急 信请 号求
三、实验步骤
1.新建一个工程，命名为trafficlights.xise。
2.新建一个Verilog源文件，命名为trafficlights.v,编写源文件,实现交通灯功能。 3.综合
4.新建一个测试文件，命名为test.v，编写测试文件进行波形仿真。 5.新建一个约束文件，命名为trafficlights.ucf。 6.实现
7.生成编程文件 8.下载
9.功能测试
四、主要仪器和设备
主要仪器和设备：计算机，Basys 2开发板。 五、实验报告要求 1.写出设计思想及框图
2.简述设计步骤和调试过程。包括总体电路设计、相应模块设计，以及在ISE上完成的设计和仿真。相关文档包括：Verilog HDL语言的源代码（程序要有详细的注释和功能说明）、引脚分配的约束文件、验证设计功能等设计的所有文档与调试的结果。
3.写出结论及心得体会。
4.按照实验报告模板，撰写实验报告。实验报告各项内容都要填好，不能空缺。源代码和图可以打印，其它内容手写。
33
实验六 数字跑表设计
一、实验目的
1.掌握Verilog的层次化设计法。 2.掌握分频模块的设计方法。 3.掌握计时模块的设计方法。 4.掌握数码显示的设计方法。 5.掌握模块的调用方法。 二、实验内容及基本原理
跑表是体育比赛中常用的计时仪器，设计一个数字跑表，它通过一个按键来控制计时的开始和暂停，另一个按键控制跑表清零。按下清零按键时，跑表清零，当清零按键无效时，按一下开始/暂停键则计时器开始计时，再按一下则暂停计时，再按一下则又继续计时。要求实现如下功能：
(1)跑表的计时范围为0.01s~59min59.99s，计时精度为10ms。 (2)具有异步清零、启动、计时和暂停功能。 (3)计时频率为100Hz。
(4)数字跑表的分和秒在数码管上显示出来，百分秒的BCD码在8个led上显示出来。
交通灯信号控制系统一般由晶体振荡器、分频器、时间计数器、控制器以及译码显示电路组成，根据设计内容要求，其组成框图如图所示：
数 码 译码器 管系统时钟 分频器 显 示控 制 器 时间计数 显 示 复开位 始信暂 号停 三、实验步骤
1.新建一个工程，命名为timer.xise。
2.新建一个Verilog源文件，命名为div.v,编写源文件实现分频功能。 3.新建一个Verilog源文件，命名为timer.v,编写源文件实现计时功能。
4.新建一个Verilog源文件，命名为display.v,编写源文件实现数码显示功能。
LED 34
5.新建一个Verilog源文件，命名为timer.v,编写源文件实现数码显示功能。 6.综合
7.新建一个测试文件，命名为test.v，编写测试文件进行波形仿真。 8.新建一个约束文件，命名为timer.ucf。 9.实现
10.生成编程文件 11.下载 12.功能测试
四、主要仪器和设备
主要仪器和设备：计算机，Basys 2开发板。 五、实验报告要求 1.写出设计思想及框图
2.简述设计步骤和调试过程。包括总体电路设计、相应模块设计，以及在ISE上完成的设计和仿真。相关文档包括：Verilog HDL语言的源代码（程序要有详细的注释和功能说明）、引脚分配的约束文件、验证设计功能等设计的所有文档与调试的结果。
3.写出结论及心得体会。
4.按照实验报告模板，撰写实验报告。实验报告各项内容都要填好，不能空缺。源代码和图可以打印，其它内容手写。
35