2. 计算上拉电阻： R≤
VCC?UOHmin5?3??4.6K
nIOH?mIIH(4?0.1?2?0.02)?10?3R≥
VCC?UOLmax5?0.3??0.65K ?3IOL?mIIS(8?2?0.4)?10 R可选1.1K电阻。
3.3 设计一个代码转换器，要求将三位步进码CBA转换成二进制码Z3Z2Z1。编码如表题3.3所示。
[解] 由表可直接写出输出逻辑表达式，并化简：
表题3.3 Z2??m(1,3)?CBA?CBA?CA Z1??m(6,7)?CBA?CBA?CB
输入 C B A 000 100 110 111 011 001 输 出 Z2 Z1 Z0 000 001 010 011 100 101 Z0??m(1,4,7)?CBA?CBA?CBA
该逻辑电路若用集成门实现，需2个非门、5个与门和1个3输入或门，设计使用芯片多。如用3-8译码器设计，则电路较简单，电路见图解3.3。
3.4 用与非门设计一多数表决电路。要求A、B、C三人中只要有半数以上同意，则决议就能通过，但A还具有否决权，即只要A不同意，即使多数人同意也不能通过。要求列出真值表、化简逻辑函数，并用图题3.4所给出的74LS00芯片画出电路连接图。
[解] (1) 规定逻辑变量
设A、B、C同意为1，不同意为0；决议L通过为1，决议不同过为0。由题可写出逻辑真值表如表解3.4。
(2) 根据表解3.4写出逻辑函数
L?CBA?CBA?CBA
因指定用7400与非门设计，故将L化为与非-与非式
0 0 1 46C B A 12374LS138
A0 A1 A2 STC Y0 Y1 Y2 Y3 Y4 Y5 & & & Z2 Z0 Z1
图解3.3
L?CA?BA
⑶ 画出74LS00芯片电路接线图如图解3.4所示，将3、6管脚与13、12管脚分别
16
连接，则11脚输出即为函数L。
表解3.4 A B C L 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 1 1 VCC L & & & & C A B GND 74LS00 图解3.4
3.5 设计一交通灯故障检测电路。要求R、G、Y三灯只有并一定有一灯亮，输出L=0；无灯亮或有两灯以上亮均为故障，输出L=1。要求列出逻辑真值表，如用非门和与非门设计电路，试将逻辑函数化简，并给出所用74系列器件的型号。
[解] 题目已规定逻辑变量并赋值，根据要求写出逻辑真值表3.5，列出逻辑函数式如下
表题3.5 R G Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 L 1 0 0 1 0 1 1 1 L?RGY?RGY?RGY?RGY?RGY
?(RGY)?RY?RG?GY
可选用6非门7404、2输入与非门7400、双4输入与非门7420实现电路设计（图略）。
3.6 一热水器如图题3.6所示，图中虚线表示水位；A、B、A间或在C以上时，为异常状态，黄灯Y亮；水面在A以下时，为危险状态，红灯R亮。试用SSI器件设计实现该逻辑功能的电路。
[解] 根据题目已给逻辑变量，设输入变量水面未超过设定范围时为0，超过设定范围时为1；输出逻辑变量灯亮为1，灯不亮为0。列出逻辑真值表如表解3.6，其中有些状态是不出现的，作为无关项。经化简的逻辑表达式如下
G?CB R?A Y?C?BA?C?BA
C电极被水浸没时会有信号输出。水面在C、B间时为正常状态，绿灯G亮；水面在B、图题3.6
选用1片7404非门和1片7400与非门即可实现电路的设计，电路图见图解3.6。
17
3.7 试用3-8线译码器和若干门电路实现3.6题的逻辑设计。要求选择逻辑器件的型号，画出电路连接图。
[解] (1) 将3.6题输出量用最小项表示 1A 2374LS138
A0 A1 A2 0 0 1 6 Y0 Y1 Y2 Y3 Y4 & 1& & C 0 0 0 0 1 1 1 1 表解3.6 B A G R Y 0 0 0 1 0 0 1 001 1 0 ××× 1 1 100 0 0 ××× 0 1 ××× 1 0 ××× 1 1 0 0 1 C1 B1 & 1 & GYR
& 1 图解4.6
A G??m(3)?Y3
B C 1R G
R??m(0)?Y0 Y??m(1,7)?Y1Y7
(2) 用74LS138译码器和与非门7400组成电路见图解3.7。
STB Y5 ST 图解 3.7
3.8 用译码器74LS47驱动七段数码管时，发现数码管只显示1、3、5、7、9。试问故障出在哪里？
[解] 当译码器74LS47的输入信号A3A2A1A0中A0固定为高电平时，就会出现只能显示奇数1、3、5、7、9的故障。因此，检查A0线是否开路或与VCC短接。
3.9 试分析图题3.9，写出Y的逻辑表达式，当DC为00~11时，说明电路的功能。（74153的逻辑功能可参见74253的功能表3.2.3，但74153的输出1Y和2Y在未选通时是低电平）。
[解] (1) 划分逻辑功能块
电路可分为MUX74LS153和门电路两块。
(2) 写出电路的输出函数式及逻辑真值表
18
DC 0 1 B A & ≥1 74LS153 1D0 1D1 1Y 1D2 1D3 2D0 2D1 2Y 2D2 2D3 A1 A0 1EN 2EN 图题3.9 Y
=1 1
由74153的逻辑函数式为
Y?A1A0D0?A1A0D1?A1A0D2?A1A0D3
将D0?A?B，D1?A?B，D2?A?B，D3?A，DC=A1A0代入上式可得
Y?DC(BA)?DC(B?A)?DC(B?A)?DCA
(3) 分析电路功能
当DC为不同组合时，电路实现多功能输出。
3.10 试用一片3-8线译码器(输出为低电平有效)和一个与非门设计一个3位数X2X1X0奇偶校验器。要求当输入信号为偶
表题3.9 D C 0 0 0 1 1 0 1 1 Y BA B?A B⊙A A 数个1时（含0个1），输出信号F为1，否则为0。（选择器件型号，画电路连线图）。
[解] (1) 根据题意写出真值表如表解 3.10，将输出F用最小项表达式写出
F??m(0,3,5,6)?Y0?Y3?Y5?Y6
(2) 电路连接图见图解3.10。
(3) 根据验证，电路符合设计要求的逻辑功能。
1数据选择器，再用它实现逻辑函数
F = AB + BC+AC
画逻辑电路图，令CBA对应着A2A1A0。 [解] (1) 根据所给器件扩展电路
74LS253的两个输出1Y和2Y未被选通时为高阻状态，故两个输出可直接连接作为一个输出端。先将双4选1MUX扩展为8选1MUX，电路见图解3.11。当A2A1A0从000~011时，1Y输出1D0~1D3；当A2A1A0从100~111时，2Y输出2D0~2D3。
(2) 设计整个电路
19
表解 3.10 X2 X1 X0 F 000 1 001 0 010 0 011 1 100 0 101 1 110 1 111 0 74LS138 X0 X1 X2 123A0 A1 A2 0 0 1 Y0 Y1 Y2 Y3 Y4 & F 1 STC Y5 STB 图解3.10 3.11 双4选1数据选择器74253的功能表见表3.2.3，先用门电路将它扩展为8选
将逻辑函数F写为最小项和的形式：F?CBA?CBA?CBA?CBA?CBA A0
的逻辑功能，电路见图题3.11(b)。
3.12 试用74LS138译码器构成8线输出数据分配器，要求将一路数据D，分时通过8个通道原码输出。
[解] 参考图3.5.1，将74LS138的每个输出接一反相器即可实现原码输出。
3.13 画出用半加器构成全加器的逻辑电路图。 [解] (1) 功能电路分析 半加器的逻辑表达式为
S=A?B C=AB
全加器的逻辑表达式为
Si= Ai?Bi?Ci-1 Ci=（Ai?Bi）Ci-1+AiBi (2) 用半加器设计全加器的逻辑电路
3.14 试选择MSI器件，设计一个将余三码转换成8421码的电路。 [解](1)规定逻辑变量
20
图解 3.13 A1 A
& D0 D1 D2 D3 D4 D5 D6 74LS253 1D0 1D1 1Y 1D2 1D3 2D0 2D1 2D2 2Y 2D3 A0 A1 1EN 2EN (a) 图解4.11 F 0 0 1 1 1 0 1 1 A B C (b) 8选1MUX D0 D1 D2 D3 Y D4 D5 D6 D7 A0 A1 A2 F 令CBA=A2A1A0，D2=D3=D4=D6=D7=1，D0=D1=D5=0，即可用MUX实现上述函数
Ai Bi Ci-1 C0 Σ HA Σ HA S CO CO C0 ≥1 Ci 用两个半加器与一个或门设计的1位全加器电路见图解3.13。