电子科技大学成都学院
实验报告册
课程名称： 集成电路版图设计实验 姓 名： vvv 学 号： 10407101--
院 系： 微电子技术系
专 业： 集成电路设计与集成系统 教 师： ---
2013年01月08日
实验一： 应用于开关的脉宽调制比较器的电路搭建
一、实验目的：
1. 学习LINUX操作系统，了解其基本功能以及运用； 2. 学习Cadence软件；
3. 学习电路原件在库里的调用；
4. 学习分析电路图并有效正确的搭建电路图； 5. 学习电路图错误的检查并改正； 6. 学习电路图的CDL检查。 二、实验原理和内容：
实验原理：利用Schematic及库调用出需要的电路symbol器件，将各器件根据“应用于开关的脉宽调制比较器”的电路图进行电路搭建；
实验内容：在file→new→(library cellview)新建库及单元来搭建电路，并检查电路错误加以改正，直到没错误为止。 三、实验步骤：
1． 打开IC_design软件；
2． 使用用户名：layout710106，密码：123456登录IC1服务器，进入软件；
3． 打开桌面上layout710106‘s home文件夹，进入CMSC目录，鼠标右键单击，打开一个
terminal,输入“virtuoso &”后回车；
4． 在打开的virtuoso?进行file→new→library,在弹出对话框输入“710106”，再在
technology file里选择第三个选项→ok。
5.再file→new→cellview ,按图示填入Cell名称，type选择layout——ok。
6进入电路图设计窗口；
7. 分析电路图结构，并逐个调取器件；
8. 按“i”键添加器件，在弹出的窗口单击Browse，再在所弹出界面选择所需调用的
MOS管及器件，Library选择CSMC05MS，Cell选择pmos,在View选择器件类型symbol；
9. 根据电路图上器件的数据，在下图中设置对应的器件参数；
10. 点击Hide，鼠标在电路图界面单击，将器件放在合适的位置；
11. 在所有器件调取结束后，按“w”键，参照电路图对器件进行连线； 12. 连线结束后，添加对应引脚以及端口；（操作如图，注意选择正确的Direction，Signal
Type类型）；
13. 完成电路图搭建后，再对电路图进行适当的调整；
14. 按“x”检查电路图错误，如果有错误则会出现闪的黄色X装图标，以此根据电路图进
行修改，直到按“x”后不再报错；
15.导出电路图网表文件，进行CDL检查，file→Export→CDL?；
16.再弹出的窗口设置对应项，Library Browser设置电路图文件路径；在Output CDL Netlist File填入电路图文件名并后缀.cdl；在Run Directory设置LVS文件路径，点击ok。
实验需注意：
1. 调取器件时要特别注意该MOS器件类型，是PMOS还是NMOS；
2. 对器件参数进行设置时要注意沟道宽度W，沟道长度以L及并联参数M的值；
3. 引脚及端口的调用时分析清楚该端口类型，input or output等，并且引脚名称一定要与所
给电路图一致；
4. 特别注意连线交叉的地方不能连错，若相连则有结点，否则没有结点； 5. 将VDD与GND分别接到一条线上；
6. 最后检查错误按“x”键，若报出错误则逐个修改，直到没有错误为止。
7. 如果一个结点有4条线，可能会报错，此时任意选择一条线接到结点旁边使其不与其他
三条线共用一个结点。 四、实验数据和结果： 总的电路图：
实验导出的网表信息：
************************************************************************ * auCdl Netlist: *
* Library Name: 710106 * Top Cell Name: buxian * View Name: schematic
* Netlisted on: Jan 7 18:21:49 2013
************************************************************************
*.BIPOLAR
*.RESI = 2000 *.RESVAL *.CAPVAL *.DIOPERI *.DIOAREA *.EQUATION *.SCALE METER *.MEGA .PARAM
*.GLOBAL vss! + VDD!
*.PIN vss! *+ VDD!