4. 打开一个terminal并进入DRC路径下，输入“PDRACULA”回车，再输入“/g
DPTM3A.com”回车，再输入“/f”回车，会看到生成的文件里有一个jxrun.com既为正确，接着再输入“./jxrun,com”回车，程序会一直运行直到126后结束；如下图：
5. 在“Virtuoso @6.1.5?”窗口进行file→open,在弹出的窗口Library选择版图所在库及
“710106”，Cell选择版图单元名称后点击OK，进入版图；
6. 在版图界面的菜单栏点击Launch，在其下拉选项里选择“Dracula Interactive”,可以看到
工具栏多出“DRC”与“LVS”两项，接下来就点击菜单栏上的DRC，在其下拉选项中选择setep并单击，在弹出的窗口填入DRC文件所在路径，OK。
7. 如果DRC有错则软件会自动生成错误报告，如下图：右图显示总的错误以及错误原因，
左边显示错误所在位置，点击Fit Current Error可以看到版图上报错的具体位置，以此进行修改，再点击Next Rule则跳到下一个错误位置，以此进行修改；
8. 再修改完DRC所报的所有的错误后，保存版图，在重新导出网表，重新跑DRC， 直
到DRC检查后不再报错；
LVS检查： 1.在“Virtuoso @6.1.5?”窗口进行file→Export→Stream,导出电路网标，再file→Export→CDL?，在弹出的窗口设置相关项，点击Library Browser，选择电路图所在路径，即Library选择“710106”，Cell选择“buxian”(电路图单元名称)，view选择schematic,再修改Output CDL Netlist File为buxian.cdl,再在Run Directory 设置LVS路径，点击Browse,home→ layout 710106→CSMC→Verily→LVS;OK
2.进入目录为home→layout 710106→CSMC→Verily→LVS下的DPTM3A.lvs文件，并打开，找到第66,67行如下两行indisk=test.gds，primary=test，将该两行修改成indisk=qqq.gds,primary=qqq,并找到第70行，在该行前加“；”号，最后点击SAVE；
3.打开一个terminal，并进入LVS路径下，在打开的terminal里输入“LOGLVS”回车，再输入“cir buxian.cdl”回车，再输入“con buxian”回车，再输入“x”;如下图：
4．在以上结果中继续输入“PDRACULA”回车，在输入“/g DPTM3A.lvs”回车，再输入“/f”回车，会看到生成的文件里有jxrun.com则为正确，接着再输入“./jxrun.com”； 软件自动运行，直到运行到67后结束，如下图:
4. 在进入版图界面，点击菜单栏上Launch在其下拉选项中选择在其下拉选项里选择
“Dracula Interactive”,可以看到工具栏多出“DRC”与“LVS”两项，接下来就点击菜单栏上的LVS，在其下拉选项中选择setep并单击，在弹出的窗口填入LVS文件所在路径，OK。
5..报出LVS错误后，首先分析LVS错误报告，在Number后可以看到总的错误个数，同样点击Fit Current Error可以看到错误的具体位置，并对其加以修改，对LVS所报错误进行逐个修改，直到全部改正，最后保存；
6..从新导出电路网表，从新跑LVS，若有错误，则继续修改，直到一次跑完LVS后没有错误为止；
四．实验数据和结果： LVS检查报告：
*******************************************************************************
*/N* DRACULA (REV. IC6.1.5.06-2012 / LINUX /GENDATE: 4-
JUN/2012 )
*** ( Copyright 2012, Cadence ) ***
*/N* EXEC TIME = 18:07:49 DATE = 7-JAN-2013 HOSTNAME =IC1
*******************************************************************************
INDISK PRIMARY CELL : qqq
*********** LVSNET SUMMARY REPORT *********** WEFFECT VALUE= 0.0100000
******* REDUCE (LAYOUT) SUMMARY REPORT ****** ******* STATISTICS BEFORE REDUCE ****
MOS BJT RES DIODE CAP UND BOX CELL LDD
55 0 24 0 1 0 0 0 0 OPTION TO SMASH SERIES RESISTORS (SAME SUBTYPES) IS -- ON