C. 5 D.
6
35.
某数/摸转换器的输入为8位二进制数字信号（D7~D0），输出为0~25.5V的模拟电压。若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为（ B ）。 A. 2.55V B. 0.1 V C. 0V D.
0.5V
36. 已知D/A转换电路中，当输入数字量为10000000时，输出电压为6.4V，则当输入为01010000时，输出电压为（ C ） 。 A. 6V B. 5V C. 4V D.
3V
37. 实现A/D转换主要有四个步骤，其中（ B ）不是A/D转换的步骤。 A. 采样 B. 插值 C. 量化 D.
编码
38. 下列几种A/D转换器中，转换速度最快的是（ C ） A. 并行A/D转换器 B. 计数型A/D转换器 C. 逐次逼近型A/D转换器 D.
双积分A/D转换器
39. 摩尔（moore）状态机是一种（ A ） 的状态机。 A. 输出信号仅和状态有关
B. 输出信号和状态与输入信号有关 C. 输出信号仅和输入有关 D.
输出信号与状态无关
40. 码值是单个位变化的是（ B ） A. 二进制编码方式的状态机 B. 格雷码编码方式的状态机 C. 余三码编码方式的状态机 D.
以上都是
41.
米勒（mealy）状态机是一种（B ）的状态机。 A. 输出信号仅和状态有关
B. 输出信号和状态与输入信号有关 C. 输出信号仅和输入有关 D.
输出信号与状态无关
42. 码值是连续编码的是（ A ） A. 二进制编码方式的状态机 B. 格雷码编码方式的状态机 C. 余三码编码方式的状态机 D.
以上都是
43. 在一个由4个状态组成的状态机对应的状态编码分
别
为
：
State1=4'b0001
，
State2=4'b0010,State3=4'b0100,State4=4'b1000。则该编码方式为( C)。 A. BCD B. Gray C. One-Hot D.
Binary
44.
在一个由4个状态组成的状态机对应的状态编码分
别
为
：
State1=2'b00
，
State2=2'b01,State3=2'b11,State4=2'b10。则该编码方式为(B)。 A. BCD
B. Gray---相邻编码只有一位不同 C. One-Hot D.
Binary
45.
Xilinx IP核的配置文件的后缀（ C ） A. bit B.
hex
C. xco D.
VHO
46.
IP核在EDA技术和开发中具有十分重要的地位，IP是指（ A ）。 A. 知识产权； B. 互联网协议； C. 网络地址； D.
都不是；
47. IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为（ A ）。 A. 软IP B. 固IP C. 硬IP D.
都不是
48. IP核在EDA技术和开发中具有十分重要的地位，IP分软IP、固IP、硬IP；下列所描述的IP核中，对于硬IP的正确描述为（ C ）。???? A.
提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路；RUAN B. 提供设计的最总产品----掩膜； C.
以网表文件的形式提交用户，完成了综合的功能块；GU D.
都不是。
49. 可配置IP是参数化后的，可重定目标IP，其优点是可以对功能加以裁剪，以符合特定的应用，以下不是可配置的参数的是（ D ） A. 总线宽度 B. 存储器容量 C. 使能功能块 D.
功耗
50. 下列关于IP重用的说法错误的是 ( D ) A.
IP核的重用是设计人员赢得迅速上市时
间的主要策略。
B.
调用IP核能避免重复劳动，大大减轻工程师的负担。 C. IP核包括硬IP和软IP。
D.
IP核最大的优点是确保性能，但难以转移到新的结构中，是不可重配置。
51.
IP核设计目前不可实现的目标是（ D ） A. 通用性好
B. 正确性有100%的保证 C. 可移植性好 D.
即插即用
52.
IP核设计的理想目标是 （ C ） A. 通用性好 B. 可移植性好 C. 即插即用
D.
正确性有100%的保证
53.
下列关于IP的设计流程正确的是 （B ） A.
规划和制定设计规范->定义关键特性->模块设计和集成->IP产品化->产品发布 B.
定义关键特性->规划和制定设计规范->模块设计和集成->IP产品化->产品发布 C.
规划和制定设计规范->定义关键特性->模块设计和集成->产品发布->IP产品化 D.
定义关键特性->规划和制定设计规范->模块设计和集成->产品发布->IP产品化
54. 在项目规划和制定设计规划阶段，将开发整个项目周期中需要的关键文档，以下选项不包含其中的是（ C ） A. 功能设计规范 B. 验证规范
C. 对外系统接口的详细定义 D.
开发计划
55. IP验证策略需要涵盖的测试类型有（ D ） A.
兼容性验证
B. 边界验证 C. 随机验证 D.
以上都是
56.
以下关于验证平台的特征说法错误的是（ A ） A.
验证平台的设计不会随着测试模块的不同而不同。 B.
以事务处理的方式产生测试激励，检查测试响应。 C.
验证平台应该尽可能地使用可重用仿真模块，而不是从头开始编写。 D.
所有的响应检查应该是自动的，而不是设计人员通过观看仿真波形的方式来判断结果是否正确。
57. 下列关于可再用IP的说法正确的是（ C ） A.
可再用IP是在充分高的抽象级上设计的，因而可以方便地在各种工艺和结构上转移。==可重定 B.
可再用IP是参数化后的可重定目标IP，其优点是可以对功能加以裁剪以符合特定的应用。==可配置 C.
可再用IP是着眼于按各种再使用标准定义的格式和快速集成的要求而建立的，便于移植，更重要的是有效集成。 D.
以上说法均不正确。
58. 根据IP的使用划分，IP建立者可以设计（ B ）种形式的IP。 A. 2 B. 3 C. 4
D.
5 可再用，可重丁，可配置
59. 国内IP市场相对落后有很多原因，以下选项不是原因之一的是（ D ） A.
IP使用公司的规模太小因而很难承受高昂的IP使用费用；
B. IP设计公司设计实力太弱以至于还没有自己的IP；
C. 相关法律还不太成熟； D.
IP未能得到充分的重视。
60.
以下不属于IP供应商的是（ D ） A. ARM
B. Rambus存储器 C. Ceva D.
华为
61.
一般把EDA技术发展分为3个阶段，以下选项不是EDA技术的发展阶段的是（ B） A. CAD B. GAL C. CAE D.
ESDA
62.
下列不属于EDA技术共同特点的是( C )。 A.
使用EDA软件设计电子系统，提高了设计的效率，缩短了设计周期。 B.
使用EDA软件设计的电子系统，采用了模块化和层次化的设计方法。 C.
使用EDA软件设计电子系统，不再需要分工设计，团体协作。 D.
大多数EDA软件都具有仿真和模拟功能。
63. 英文缩写ESL在EDA领域的具体含义是（ A ） A. Electronic System Level B. Electronic Sports League C. Expected Significance Level D.
English as a Second Language
64.
目前的ESL工具通常采用工业建模语言进行建模，以下不是常用的工业建模语言的是（ A ） A. VB B. C/C++ C. SYSTEM C D.
SYSTEM verilog
65. 比较动态验证和静态验证，以下选项不是动态验证的不足的是（ C ） A.
动态验证很难选择激励达到覆盖电路所有功能的目的； B. 动态仿真很耗费时间；
C. 动态验证只限于数字逻辑电路； D.
以上都是。
66. 以下不属于动态验证工具的是（ C ） A. NanoSim B. SPICE C. Primetime D.
ModelSim
67. 以下不是静态验证需要输入的信息的是（ A ） A. 激励信息 B. 电路模型 C. 相关参数 D.
命令
68. 以下属于静态验证工具的是（ C ） A. NanoSim B. SPICE C. Primetime D.
ModelSim
69. 以下属于逻辑综合工具的是（ B ） A. NanoSim B. Design Compiler C. Primetime D.
ModelSim
70. 一个好的综合工具的典型优化策略有（ D ） A. 器件复用 B. 时序重排 C. 状态机重新编译 D.
以上都是
71. 内建自测（BIST）的基本结构包含电路有（ D ） A.
选择器，向量生成器
B. 响应分析器，选择器 C. 被测电路，BIST控制器 D.
以上都是
72.
常用的可测性设计有（ D ） A. 内部扫描测试设计 B. 自动测试矢量生成 C. 边界扫描测试 D.
以上都是
73.
在EDA 工具中，能将硬件描述语言转化为硬件电路的重要工具软件称为（ D ）。??? A. 仿真器 B. 综合器 C. 布局布线器 D.
下载器
74.
以下属于布局布线工具的是（A ） A. Astro B. Design Compiler C. Primetime D.
ModelSim
75.
下列不属于物理验证的分类类别的是（ D ） A. DRC(设计规则检查) B. ERC(电器规则检查)
C. LVS(版图电路图同一性比较) D.
CTS(时钟树综合)
76.
以下不属于参数提取类别的是 （ D ） A. 1-D提取 B. 2-D提取 C. 3-D提取 D.
4-D提取
77.
Xilinx公司定义的FPGA的最基本逻辑单位（ B ） 。 A. LUT B. slice C.
CLB
D.
RAM 78.
下面哪个选项不属于Slice的内部结构（ D ） A. 多路复用器 B. 触发器 C. LUT D.
DCM
79. FPGA的可编程是主要基于（ A ）结构。 A. 查找表（LUT）； B. 与阵列可编程； C. 或阵列可编程； D.
与或阵列可编程；
80. FPGA内的LUT本质上就是一个（ C ） 。 A. 触发器 B. 寄存器 C. RAM D.
以上都不是
81. 在设计中要例化一个硬件乘法器以下方法不能实现的是 C A. CoreGen B. Language Template C. Architeture Wizard D.
原理图方式
82. 当使用CoreGen生成一个乘法器的时候，下面哪个选项属于不可配置的( C) A. 乘法器类型 B. 输出端的符号和位宽
C. 同步复位和时钟使能端的优先级 D.
乘法器的结构组成
83. 下列有关IOB的说法错误的是（ D ） A.
IOB中分开了输入、输出端的时钟及时钟使能信号。 B. IOB中共享了置位和复位信号。 C. IOB中输入口采用了两个DDR寄存器。 D.
IOB中输出口采用了两个DDR寄存器。
84. Xilinx的输入输出块称为（ A ） A. IOB B. LAB C. slice D.
LUT
85.
下面不是单端I/O标准的是（ C ）。 A. LVTTL B. LVMOS C. LVDS D.
GTL
86.
下面不是信号标准的是（ A ） A. GTLP 单端IO标准 B. LDT
C. BLVDS D.
ULVDS
87.
使用数控阻抗DCI的好处是（ D ）。 A.
可以提高信号的完整性，通过消除残端反射。 B. 减少板子布线的复杂度
C. 减少为消除残端反射的外部电阻的数量。D.
以上全部是。
88.
下列有关数控阻抗DCI的说法错误的是（C ）。A. DCI常放置在传输线路的尾端。 B. DCI可消除温度，电压对线路的影响。 C.
DCI将影响信号的完整性，主要是因为产生了残端反射。 D.
电路采用DCI可以减少板子布线的复杂度。
89.
在xilinx中RAM的实现方法有（ D ）。 A. 内嵌块RAM B. 分布式存储器 C. 16位移位寄存器 D.
以上都是
90. 1LUT等于（ B ） 。