实验三：数据选择器和译码器应用
1. 能力培养目标
? 理解数据选择器和译码器的逻辑功能
? 运用数据选择器和译码器的逻辑关系设计实际应用
2. 项目任务要求
（1）测试4选1数据选择器的逻辑功能，通过示波器观测每种组合下数据选择器的输出波形
（2）测试2-4线译码器的逻辑功能
（3）将2-4线译码器扩展组成3-8线译码器，利用两个2-4线译码器扩展组成3-8线译码器
（4）利用2-4线译码器设计并实现组合逻辑电路F?A?B【选做】
3. 项目分析
（1） 数据选择器及主流芯片
数据选择器是一种多输入、单输出的组合逻辑电路，其应用主要包括通过级联进行通道扩展数据输入端的个数；或者配合门电路实现逻辑函数，组成函数发生器。
数据选择器中常见的芯片有双4选1数据选择器74LS153芯片。74LS153中的引脚G用于控制输出。当G为高电平时，禁止输出，引脚Y输出为低电平；当G为低电平时，允许输出，由数据选择端B、A决定C0、C1、C2、C3中的哪个数据送往数据输出端Y。
Vcc2GA2C32C22C12C02Y161514131211109双4选1数据选择器 74LS15311G2B31C341C251C161C071Y8GND
1
图2-3-1 74LS153引脚结构图 表2-3-1 4选1数据选择器真值表
选择输入 B A X X L L L L L H L H H L H L H H H H 数据输入 C0 C1 C2 C3 X X X X L X X X H X X X X L X X X H X X X X L X X X H X X X X L X X X H 选通 G H L L L L L L L L 输出 Y L L H L H L H L H （2） 译码器及主流芯片
译码器中常见的芯片有双2-4线译码器74LS139，其引脚结构图和真值表分别如下：
Vcc2G2A2B2Y02Y12Y22Y3161514131211109双2-4线译码器 74LS13911G21A31B41Y051Y161Y271Y38GND
图2-3-2 74LS139引脚结构图 表2-3-2 2-4线译码器真值表
输入端 选择 允许G B A ____________________输出端 __________________________________Y0（Y0?GAB） Y1（Y1?GAB） Y2（Y2?GAB） Y3（Y3?GAB） H H H H L H H H H L H H H H L H H H H L ______________H L L L L X X L L L H H L H H 在74LS139中，引脚G用于控制输出。当G为高电平时，禁止输出，所有输出Y0、Y1、Y2、Y3为高电平；当G为低电平时，允许输出，由数据选择端B、A决定输出Y0、Y1、Y2、Y3中的哪路数据为低电平。
2
（3） 实验设备及材料
? 数电实验箱（含连接线） 1台 ? 面包板（含连接线） 1块 ? 双4选1数据选择器74LS153 1片 ? 双2-4线译码器74LS139 1片 ? 二输入四与非门74LS00 1片 ? 示波器 1台
4. 项目设计
（1）测试4选1数据选择器的逻辑功能
将4选1数据选择器74LS153的4个数据输入引脚C0、C1、C2、C3分别接到4个不同的固定脉冲信号源（40kHz、20kHz、10kHz、1kHz），然后改变数据选择器引脚A、B和使能引脚G的电平，引脚Y会输出相应的脉冲信号，这个脉冲信号将是4个输入脉冲信号之一。电路接线图如下：
K3K2K140KHz20KHz10KHz1KHzABGC0C1C2C3YOUT
图2-3-3 4选1数据选择器逻辑电路接线图
（2）测试2-4线译码器的逻辑功能
将双2-4线译码器74LS139芯片的4个译码输出引脚Y0~Y3接逻辑电平指示灯。通过改变输入引脚G、B、A的电平，产生4种输出组合。电路接线图如下：
K1K2K3ABGY0Y1Y2Y3LED1LED2LED3LED4
图2-3-4 2-4线译码器逻辑电路接线图
（3）将2-4线译码器扩展组成3-8线译码器
74LS139芯片包含了2组2-4线译码器，若想扩展到3-8线译码器，通过观察2-4线、3-8线译码器的真值表，我们发现，第二组的引脚A、B、Y0~Y3和第一组的A、B、Y0~Y3基本相同，只有引脚G的值是相反的。因此建议将第一组的引脚G经非门接到第二组的引脚G上，第一组的引脚A、B则直接连接到第二组的引脚A、B上。这样输入引脚G、A、B和输出引脚1Y0~1Y3、2Y0~2Y3构成了3-8线译码器。
电路接线图自行设计。
3
K1K2K3BA&Y1A1B1G1Y01Y11Y21Y3LED1LED2LED3LED42A2B2G2Y02Y12Y22Y3LED5LED6LED7LED8 （4）利用2-4线译码器实现组合逻辑电路F?A?B
通过观察译码器的真值表、异或逻辑的真值表，找到异或逻辑的输出和译码器的输出之间的关系，通过什么逻辑门可以建立联系。
电路接线图自行设计。【提示】将Y1、Y2分别接入与非门的两个输入端，与非门的输出端与译码器的输入端A、B即构成了异或关系。
5. 项目实施
（1）测试4选1数据选择器的逻辑功能
按电路接线图连接线路。用实验箱的逻辑电平输出开关作为被测芯片74LS153的输入A、B、G，按下或弹出逻辑电平输出开关，则会改变74LS153的输入电平。将4个数据输入引脚C0、C1、C2、C3分别接数字电路实验箱上的4个固定脉冲信号源（40kHz、20kHz、10kHz、1kHz）。
将被测芯片的输出引脚Y接到示波器上，观察其波形，并判断出显示的频率值。
【注】74LS153芯片包含2组数据选择器，任选一组逻辑门即可。 记录不同输入状态所得到的不同输出波形，然后填写下表。
表2-3-3 4选1数据选择器逻辑关系表
选择输入B X 0 0 1 1 选择输入A X 0 1 0 1 选通G 1 0 0 0 0 输出Y（波形频率值） （2）测试2-4线译码器的逻辑功能
按电路接线图连接线路。用实验箱的逻辑电平输出开关作为被测芯片74LS139的输入A、B、G，按下或弹出逻辑电平输出开关，则会改变74LS139的输入电平。将4个输出引脚Y0、Y1、Y2、Y3分别接数字电路实验箱上的逻辑电平指示灯，观察输出状态，并填写下表。
表2-3-3 2-4线译码器逻辑关系表
4
输入端 允许G 1 0 0 0 0 选择A B X 0 0 1 1 X 0 1 0 1 输出端 Y0 Y1 Y2 Y3 （3）将2-4线译码器扩展组成3-8线译码器
画出自行设计的电路接线图，并连接电路，测试结果是否实现3-8线译码器功能。
表2-3-4 3-8线译码器逻辑关系表
输入端 三线K3 K2 K1 0 0 0 0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 选通1G 选通2G 输出端 1Y0 1Y1 1Y2 1Y3 2Y0 2Y1 2Y2 2Y3 1 0 0
（4）利用2-4线译码器实现组合逻辑电路F?A?B
画出自行设计的电路接线图，并连接电路，测试结果是否实现了异或逻辑电路功能。
电路接线图画在下面:
将测试结果填写在下表中:
选择输入 B A 5
选通 G 输出 Y