实验三-数据选择器译码器全加器(2)

2020-04-14 05:13

X X L L L H H L H H H L L L L 6. 项目运行

对实验任务1、任务2,在电路连接好后,按各种输入组合测得实验输出结果应与各芯片的真值表数据保持一致,则证明实验正确。

对实验任务3、任务4,根据连接后的电路测试结果,判断输入输出的关系,是否分别满足3-8线译码器、异或逻辑的功能,若符合,则证明实验正确。

7. 能力拓展及思考

(1)设计一个三人表决电路,若四个人中有多数同意,表示该决议获得通过。【提示】利用4选1数据选择器。

实验三:全加器搭建

1. 能力培养目标

? 理解全加器的实现原理和逻辑功能

? 运用常见集成电路芯片搭建一个全加器

6

2. 项目任务要求

采用常见的市场主流芯片搭建全加器逻辑电路,输入端包括两个一位二进制数A、B和输入进位CI,输出端为和S、输出进位CO。

3. 项目分析

(1)全加器原理

全加器就是用门电路实现两个二进制数相加并求出和的组合逻辑电路,其输入不仅包含两个一位二进制数,还有低位送来的进位。全加器输入端口:A、B是两个一位二进制数,CI是输入进位;输出端口:S为和,CO为输出进位。

全加器的逻辑表达式:

_______________________________________________________________S?ABCI?ABCI?ABCI?ABCI?A?B?CI

CO?AB?BCI?ACI?AB?(A?B)CI

表2-4-1 全加器真值表 输 入 CI L L L L H H H H A L L H H L L H H B L H L H L H L H S L H H L H L L H 输 出 CO L L L H L H H H (2)2-3-3-2与或非门74LS54

2-3-3-2与或非门74LS54逻辑表达式为:

Y?A·B?C·D·E?F·G·H?I·J 引脚结构图如下:

7

VccJIHGFNC814131211&&&&10≥192-3-3-2 与或非门 74LS541A2B3C4D5E6Y7GND

图2-4-1 74LS54引脚结构图

与或非门的特点:若某一组为1,则输出Y为0;若各组均为0时,输出为1。

对与或非门而言,如果一个与门中的一条或几条输入引脚不被使用,则需将它们接高电平;如果一个与门不被使用,则需将此与门的至少一条输入引脚接低电平。

(3)实验设备及材料 ? 数字电路实验箱 1台 ? 面包板 1块 ? 2-3-3-2与或非门74LS54 2片 ? 六反相器74LS04 1片

4. 项目设计

本次实验采用了2片74LS54芯片和1片74LS04芯片。下面是设计后的全加器逻辑电路接线图。

8

LED1S1YACO1YA≥1&ABCDEY≥1&GHIJABCDLED2YFGJABCIK1K2K3

图2-4-1 全加器逻辑电路接线图

5. 项目实施

(1)根据电路接线图,利用设备和材料进行连线,组成全加器逻辑电路。将输入端A、B、CI接逻辑电平输出开关,输出端S、CO接逻辑电平指示灯。

(2)按下或弹出逻辑电平输出开关,产生A、B、CI的8种组合,观测并记录S和CO的值,根据实验现象填写下表。

表2-4-2 全加器逻辑关系表 输 入 A 0 0 1 1 0 0 1 1 B 0 1 0 1 0 1 0 1 CI 0 0 0 0 1 1 1 1 S 输 出 CO 6. 项目运行

把电路图连接好后,找准输入引脚和输出引脚,按各种输入组合测得实验输出结果应与全加器的真值表保持一致,则证明实验正确。

9

7. 能力拓展及思考

(1)本实验中采用了多个芯片实现了全加器的功能,请查资料找出集成全加器芯片,了解其使用方法。

10


实验三-数据选择器译码器全加器(2).doc 将本文的Word文档下载到电脑 下载失败或者文档不完整,请联系客服人员解决!

下一篇:杭州西湖茶初稿

相关阅读
本类排行
× 注册会员免费下载(下载后可以自由复制和排版)

马上注册会员

注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信: QQ: