BGA芯片级封装老化测试插座的设计研究
技术前沿 1 Fro nti rTe e hn o l g丫 e o
B G A芯片级封装老化测试插座的设计研究.中国电子科技集团第四十研究所{黄正编译 l由球栅阵列转向细一竹距B G A的行动正在受到降低封装尺寸要求的推动此外,与增加功细节距 B G A封装含有的节距小于 1. m m, 0对印制线路板工业和老化插座设计师们提出了许多挑战如何使得接触焊球温度在12 5而不能有关的1 0数量的增加对降低阵列的间距进一/步产生了压力 B G A封装在给定的面积当中将
. 3自
在接触焊球的底部或在焊球上留下明显的见证印记,是一个特别困难的问题在焊球可用的
/ 1 0的数量提高至最大化,对越来越小脚迹的需求推动了节距小于 l.om m封装的发展最近三
空间中,为插座设计和生产出零件以接触和保持封装增加了这个问题的难度本文将描述目
年芯片级封装的发展是对更小封装的兴趣和需
求的证言基础设施
为实现本项技术商品化所需支持的,经常就是电路板接受任何新型该基础设施的重要元件就是
前对接触焊球所采用的某些方法,以及采用节距在 1. m m和0. m m之间的双臂夹捏接触件的 0 5 7解决方案,并用它来说明如何克服这些挑战今天,有些闪存器件的封装采用住6 m m节 5
封装的入门项口老化测试插座
图 1 C S p相对Q p的尺寸优势
距, D SP具有 100多个I/,采用O,5 m m的细节距 O球栅阵列 (FP一 G A )封装 B对这些器件必须研
制具有成本效益的老化插座解决方案
本文将
对某些概念设计进行讨论,并对Sen a a公司的 s t产品进行了分析
引言发明晶体管和集成电路的挑战一直是将更多
pG E 76 I(L Q F哟
G G G 17 6c ( S哟
能量和功能投入到更小的封装当中,同时使得封装便于处理和与外界对接这样就造成了一系列
表1试验和老化插座要求比较栩点插入次傲电气性能
按字母排列的封装,包括: D I P~典型}万次低频:< 2 50 M H z
(双列直插式封
谬蝴脚10万一 !百万以上
装)载体 )
P G A (针栅阵列 )
P L C C (无引线芯片 Q FP
高顺: G H z范围低电感: ( 4 n日机加工
L C C C (无引线陶瓷芯片载体 )
较高的电感: 5一1 n日 3生产方法接触技术器件插人时间受试器件板的类型插座典型汀货规模播座典型成本 (每批 )市场规摸注射模压
测试探针3秒一 5分钟表面安装1一 5 0只
粒子互连
杂乱噪声按钮
冲压或成型彼铜弹性接触件 8一 10 0 0小时通孔 3 00一 2万只 4 _ 20美元 0 2 5一 3百万美元
(四边引线扁平封
装 )
T Q F P (薄形四边引线
扁平封装 )和B G A (球栅阵列)等个人电子工业的增长尤其在日本,为降
0 1 0 0一6 0 0美元 8千万一州乙美元
低系统尺寸和重量提供了动机,成就了愈来愈
20 11 9 .皿困圈显褪翻 . 14 1口画画易