河南科技大学本科毕业设计（论文）
线器（hub）将检测到USB设备的接入，并从带上拉电阻的D+信号线探测出该设备为全速设备，随后发出一系列标准命令给USB外设，以期获得有关设备的信息描述，如设备类型、电源管理、最大包大小、配置/接口/端点的属性。产品ID等，接着主机为该设备分配一个确定地址，并依据设备ID加载相应的设备驱动程序，此后主机将控制权交给外设固件，通过固件与设备驱动程序及主机应用程序的交互通信，来实现预期的USB设备的功能。 (3) USB总线传输协议
USB总线属于轮询方式的总线[7]。按照传输前制定好的协议，在每次传输开始时，主机控制器发送一个描述传输运作的种类、方向、以及USB总线设备地址和终端号的标志包(Token Packet)。USB总线设备从解码后的数据包中适当的位置取出属于自己的数据。数据传输只有两个方向，从主机到设备或是从设备到主机。在传输开始时，由标志包来规定数据的传输方向，然后发送端开始发送包含信息的数据包或表明没有数据传输。接受端要相应地发送一个握手的数据包，表明是否传输成功。
为了保证USB数据传输的正确性，就要在每个数据包中加入检测位来发现错误，并且提供多种硬件、软件设施和手段来保证数据的正确性。在数据传输时，使用差分的驱动、接受和防护，以保证信号的完整性。数据打包的时候，在数据和控制信息上加了循环冗余效验码(CRC)，协议中对每个包中的控制位和数据位都提供了循环冗余效验码。若出现了循环冗余效验码(CRC)，协议中对每个包中的控制位和数据位都提供了循环冗余效验码。若出现了循环冗余效验码的错误，则被认为是该数据包已被损坏。循环冗余效验码可对一位或两位的错误进行百分之百地检测。另一方面，对流数据进行控制，以保证同步信号和硬件缓冲管理的安全。同时，建立数据和控制管道，使外设间相互不利的影响独立开，消除了负作用。
USB协议规定了四种数据传输方式：控制传输、批量传输、中断传输和等时传输，USB1.1的传输速率最高为12Mbps（低速外设的标准速率为1.5Mbps，高速外设的标准速度为12Mbps）。
12
河南科技大学本科毕业设计（论文）
§3.2.2 RS-232概述
RS-232总线接口标准是美国电子工业协会（Electronic Industry Association ）的推荐的串行通信标准，现已在全世界的范围广泛采用[8]。 按照RS-232总线接口标准，通信之间的设备被分为DTE和DCE两种不同的类型。DTE是―数据终端设备‖(Data Terminal Equipment)，DCE 是―数据通讯设备‖( Data Communication Equipment)的缩写。这两种设备类型的定义由是由使用者按照当时的使用方式而确定。
RS—232总线接口标准使用25芯连接器，所描述的信号远比当今PC机串行口所需要的多得多。因此，常用9芯连接器代替25芯连接器，因为25芯连接器上的许多信号线在现在的设备上几乎从不使用。串行口9芯连接器中常用的一些信号如表3-1所示。
表3-1 9芯连接器上的信号
DCD(数据载波检测) RXD(接收数据) DTR(数据终端准备好) TXD(发送数据) DSR(数据设备准备好) RTS(要求传送) RI(震铃指示) CTS(清除传送) DCE到DTE DCE到DTE DTE到DCE DTE到DCE DCE到DTE DTE到DCE DCE到DTE DCE到DTE
在该表中―DCE到DTE‖表示信号由DCE产生(输出)送到DTE(输入)，而―DTE到DCE‖则表示信号由产生DTE (输出)送到DCE(输入)。信号中最重要的两个是RXD(接收数据)信号和TXD(发送数据)信号。这两个信号用于串行信息的交换。
通过观察连接器，很容易将DTE与DCE相区别：如果一台设备的串行口的连接器是插针形式的，那么是一台DTE设备(例如：PC机) [9]；如果一台设备的串行口的连接器是插孔形式的，那么这台设备是DCE(例如：MODEM)。
经过对两种数据传输方式的分析，其中RS-232比较简单，易于实现，USB传输速度快，方便，但它的协议复杂，编程不易。因此设计最终使用RS-232作为系统的传输方式，但对USB进行了理论研究。
§3.3 总体方案设计
经过以上的介绍决定在设计中使用二级线性放电法做系统的A/D转换，用RS-232和USB进行数据传输，使用FPGA作为整个系统的控制和存储核心。
13
河南科技大学本科毕业设计（论文）
主机USB控制器USB接口USB控制器存储比较计数FPGA道宽/道数选择阀门PLL100MHz晶振自放键盘输入conPWM调制慢放快放数码管显示chargeComp5快慢放判断上阀甄别 Comp1器下阀甄别器 Comp2Comp4过零Comp3过峰被测信号前放主放线形门跟随器
图3-5 多道脉冲分析器的系统结构原理图
图3-5为基于FPGA的多道脉冲分析器的系统结构图。整个系统可分为四部分。第一部分为脉冲放大电路，即前放和主放。第二部分为模数转换部分。第三部分为以FPGA芯片为核心的数字逻辑控制电路部分。第四部分为以USB标准设计制作的数据传输部分。转换过程如下：键盘输入上下阈的值，（FPGA使用PWM调制提供上下阈的标准电压）并通过拨盘开关选择道宽选择，即选择8192道或是4096道等。初始化完成后开始转换，被测信号经过前放和主放后通过线性门，展宽跟随器 这时对信号采样，过峰检测开始判断信号是否在上下阈内，如果不在范围内就启动自放电路，快速放电。如果在范围内则启动计数脉冲，开始转换。在转换过程中，快慢放 判断电路根据
14
河南科技大学本科毕业设计（论文）
充电电容的电压通知FPGA什么时候启动快放电路，什么时候启动慢放电路。在FPGA内部，由FPGA构成了几个逻辑模块电路。100MHz的晶振 通过PLL倍频到200MHz（计数脉冲的频率），当转换开始时，计数器的阀门打开，开始以道宽为1mV，幅度为8192mV的脉冲计数，转换停止后，计数的值与选择的道宽大小比较，得到实际的道址值（如果选择8192道，则用计数值除以8192/8192，即1个脉冲为一道）。FPGA将道址 存储到BLOCK RAM中，最后控制USB器件将存储的数据发送到PC上。
由于FPGA具有集成度高，逻辑控制功能强，存储空间大，工作频率高。能胜任更复杂的时序逻辑、组合逻辑与状态机等逻辑电路应用场合，能替代几十甚至上百块通用IC芯片，因此本设计中数字电路部分都由FPGA构成，并利用FPGA强大的逻辑控制功能控制快、慢放电电路、线性门电路等外部模拟电路的动作。
系统中输入信号的模数转换器（ADC）由FPGA配合过峰、过零检测电路和两级恒流源放电电路实现的，即采用二级线性放电法来实现。FPGA根据过峰、过零检测电路的判断信号控制两级恒流源放电电路的启动和停止，并对放电电路启动和停止的时间进行计数，得到的计数结果就为信号的道址（系统时钟为100MHz晶振 通过FPGA内部锁相环倍频到200MHz）。得到的道址数据储存在EP1C6Q240C8内部的BLOCKRAM中。最后，系统通过USB接口将数据传输给主机，通过主机处理数据绘出谱线。
15
河南科技大学本科毕业设计（论文）
第4章 硬件电路设计
§4.1 硬件电路组成
本课题是以FPGA芯片为控制核心，控制外部的模拟电路实现模数转换，并存储转换后的数据，同时要控制通讯接口电路发送存储的数据。在转换过程中系统还配有数码管和BCD转换器等数字电路。
§4.2 模拟电路设计
系统的模拟电路主要包括：线性门电路、电压上下阀值甄别器电路、电压跟随电路、快/慢放判断电路、自动放电电路。为了提高系统的整体速度、减小体积，电路中使用高速运算放大器和贴片式电容、电阻。
§4.2.1 线性门电路
当被分析的信号进入变换器后，为了把它转换成数码m，需要一定的变换时间T=mT0，在变换过程中各个电路产生动作，也需要一定的逻辑动作时间t l。此外，为了把变换后的数码写入存储器里，还需要一定的存储时间t v。即多道脉冲分析器每分析一个信号所需时间为：td=t l +T + tv这段时间为分析器的―死时间‖。分析器在死时间内必须封锁输入端，以便禁止下一个输入信号的进入，这个过程叫占用封锁。为实现占用封锁，需要在输入端设置一套门电路如图4-1所示。门电路主要由三极管Q2，Q4，二极管D1及电容C1构成。
图中的XX为FPGA输出的控制信号，当XX为高电平时Q4、Q2导通，由于Q2的发射极接-15V电压，信号经过Q2到-15V，相当于信号被关断。当XX为低电平时，Q4、Q2截止，信号就可以通过。二极管D1的作用是斩掉信号的负幅度。
16