河南科技大学本科毕业设计（论文）
-15V R87 XX R20 R88 Q4 2N3906 Q2 2N3904
J1 1 CON2 R1 R3 C1 D1
图4-1 线性门电路
§4.2.2 上/下阀电路
我们知道输入信号幅度V1越大，变换后的地址码m也就越大。由于地址寄存器的容量是固定的，因此幅度过大的信号变换后所得的地址码，可能使地址寄存器溢出，这样幅度过大的信号就会超出幅度分析的范围。由于地址溢出限制了可分析幅度的上限，偏置限制了分析幅度的下限，幅度在上述范围之外的信号不予模数转换，也不存储，因此需要设置上阀和下阀，在启动变换之前就对信号幅度进行预选。在本电路中，我们可以调节SY、XY输出电压的占空比，控制基准电压的平均值，这就是PWM调制。
上阀电路主要由运放LM311，二极管D6，三极管Q15及电容C2，C9，C12，C10构成。
SY为FPGA输出的控制信号，由于上阀电压的值在8V以上，而FPGA输出的电压信号只有3.3V，不能满足需要，因此电路使用三极管9018进行电压转换，即SY为低电平时，Q15导通，A点输出为15V；SY为高电平时，Q15截止，A点输出0V。电阻R19、R11和电容C4、C9组成了二阶滤波器，它的作用是将A点的方波信号滤波，最后输出一个恒定的直流电压。电压信
17
河南科技大学本科毕业设计（论文）
号从R5输入，通过放大器LM311与设定的上阈电压比较，当信号幅度大于设定的幅度，7脚输出为-15V电压（COMP1输出?0‘），说明该信号超过了上阈，不予转换。当信号幅度小于设定的幅度，7脚输出+15V电压（COMP1输出?1‘），则信号在转换范围内。电阻R6是上拉电阻，它增加了输出的驱动能力。
-15V 4 3 C2 2 R10 1 +5V R6 R5 +15V R77 U3 7 R7 COMP1
R11 8 6 5 LM311 SY R80 D5 R19IN4148 A Q15 9018 R13 C4 C9 +15V
图4-2 上阀电路
下阈电路主要由运放，二极管D6及电容C5，C14，C3构成。它也是用PWM调制来控制基准电压的平均值的，由于下阈的电压在毫伏级，因此可以直接用FPGA的输出电压。
-15V 4 3 C3 2 R22 C10 8 6 +15V 5 1 +5V R9 R21 U4 7 R8 COMP2
XY R18 C5 R12 LM311
图4-3 下阈电路
下阈的比较输出原理与上阈是相似的，信号从R21输入，当信号电压大于设置电压，运放输出-15V电压（COMP2输出?0‘），则该信号在转换范围
18
河南科技大学本科毕业设计（论文）
之内。当信号电压小于设置电压时，运放输出+15V（COMP2输出?1‘），则该信号比下阈低，不在转换范围内。
XY的幅度为3.3V，频率为10kHz，根据RC放电计算公式：τ=RC，τ是频率的倒数，在电路中R取5K的电阻，所以C的值为20000pF。这个值的电容很难找，我们用104的电容代替。
§4.2.3 脉冲幅度保持电路
该电路为峰值保持电路，由于输入脉冲信号的峰值持续时间非常短，该电路的功能就是将输入信号的峰值保持下来以便进行模数转换。C8、C11为充电电容，J2SK152为N沟道的场效应管。U11为高速运放THS4001，它和J2SK152构成了电压跟随器。
+157 1 U16 C DADIODC5CDD1 B 2 3 R4 C1J2SK15 2 3 4 8 THS400-15C
图4-4 脉冲幅度保持电路
信号由3脚输入，当输入电压还没到峰值时，3脚比2脚电压高，运放输出+15V电压，C8、C11开始充电。二极管D2、D3的作用是防止充电电容回放电流。当输入电压处于下降时运放输出-15V二极管截至，电容停止充电，C8、C11就将该信号的峰值电压保持下来，即B点电压为峰值电压。为了使J2SK152在充电电容的电压为?0‘时也能正常工作，所以场效应管的3脚接在-5V电源上。C6、C53和C7为电源的滤波电容。
§4.2.4 快/慢放判断电路
本设计采用二级线性放电法对脉冲信号进行幅度-时间变换，因此系统就需要知道何时开始快放，何时开始慢放，而快/慢放判断电路实现了这一功能。在设计中，我们规定放电电路在放电开始时就进入快放模式，当输入信号的
19
河南科技大学本科毕业设计（论文）
电压小于1V（26H）时电路才开始慢放。
图4-5为快/慢放判断电路，电路中E点接到充电电容上，运放TL3016的3脚接精密电压源。当充电电容的电压大于精密电压源的电压值时运放输出为+5V（COMP4输出为?1‘），则快放保持。 当充电电容的电压低于精密电压源的电压值时运放输出为-5V（COMP4输出为?0‘）则开始慢放。可变稳压管TL431和电阻R78、R93、R14及可调电位器R92构成了精密电压源。经过调整R92的值可以使输入运放的3脚值准确的保持在1V。
+5V 5 1 U8 8 7 4 6 -5V TL3016 +5V R31 R30 +5V R78
COMP4 E R25 2 3 R92 1 U2 3 2 R93
C55 CAP R14TL431
图4-5 快/慢放判断电路
§4.2.5 自放电路
当输入信号过大或过小，会被上阈或下阈电路视为无用信号剔除掉，该信号将不会被转换和存储。但是该信号还是会被保持在充电电容中，为了提高有用信号的利用率，系统采用自放电路将充电电容上的无用电压快速放光。
F ZF
R70
Q3
2N3906 R86
Q1 2N3904 R85
-5V
图4-6 自放电路
图4-6为自放电路，F接在充电电容上。ZF为FPGA的控制信号，Q3为
20
河南科技大学本科毕业设计（论文）
PNP型三极管，Q1为NPN型三极管。当输入信号被判断超出阈值后，FPGA使ZF为高电平，Q3、Q1导通，输入信号将通过R85接到-5V而被放光。由于R85的电阻值很小，所以放电电流很大，信号将被快速放完。为了保证电容在接近零时也能以正常的速度放电，R85接到了-5V上。
§4.3 数字电路设计
系统的数字电路以FPGA控制芯片为主，主要的功能是实现对系统模拟电路的控制、模数转换、设置上下阈值、选择系统工作状态、显示转换状态等功能。数字电路主要包括：FPGA控制电路、数码管显示电路、BCD转换输入电路、键盘控制电路。
§4.3.1 FPGA控制电路
FPGA是系统的控制芯片，它根据过峰，过零检测、快/慢放判断等电路的判断结果，控制线性门、恒流源放电等电路的动作，从而实现了线性放电法模数转换的功能，同时它嵌有内部RAM，实现了数据的存储功能。 U10494745434136343129242220171510XILINX5557XXKFchargeSYXYCOMP1COMP2COMP4ZF59616369717481838789949698COMP5COMP3100102108I/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/O864I/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OGNDVCCI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/O212210206204202200198194192189187180178176174169167165163I/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/O 图4-7为FPGA主控接口电路，其中COMP信号都是判断电路输入的输出信号，COMP1是上阈值溢出输出；COMP3是过峰检测信号输出；COMP5是过零检测信号输出；COMP4是快/慢 判断电路输出；COMP2是低于下阈值输出。其它的信号都是FPGA输出信号，其中XX是控制线性门开/关信号；
21
110112114116120122125127133135138140146148150152161图4-7 FPGA主控接口电路