河南科技大学本科毕业设计（论文）
KF是控制快放开/关信号；ZF是控制自放开/关信号；charge是控制恒流源放电的开/关信号；SY是上阈值PWM调制信号，XY是下阈值PWN调制信号。
这些模拟电路的输入信号告诉FPGA系统处于的状态，FPGA根据这些信号，进行对其他电路的控制。这个控制过程如下：当过峰信号COMP3输出为?1‘时为未过峰，FPGA控制线性门打开，即XX输出为?0‘，充电电容处于充电状态。当COMP3输出为?0‘时为过峰，FPGA控制线性门关闭，XX输出为?1‘，如果该信号为有用信号，即在上下阈值之内（COMP1为?1‘COMP2为?0‘），系统开始进行放电，即FPGA控制charge输出为?0‘，否则系统进行自放即FPGA控制ZF输出为?1‘。同时，如果COMP4输出为?1‘则系统应采用快放方式放电，FPGA控制KF输出为?1‘。否则系统采用慢放方式放电FPGA控制KF输出为?0‘。此时系统为放电状态。当过零信号COMP5输出为?1‘时为未过零，系统继续放电，当COMP5输出为?0‘时表示充电电容将电量放完，此时FPGA开始进行时间-地址转换，并将数据发送到内部存储器中，同时控制XX输出?0‘，即打开线性门开始新的转换。
§4.3.2 数据显示模块
为了显示模数转换的状态，显示转换的当前的道址和功能选择的状态，系统采用了七段数码管进行数据显示。
在本设计中，本系统不采用同时点亮若干个七段数码管的静态显示而在采用了动态显示来完成这几个七段数码管的数据显示。
图4-8是FPGA与数码管的接口电路。系统有4个数码管，FW1到FW4为FPGA的数码管位码控制输出，W1到W4为数码管的位码输入。从图中可知，Q59、Q60、Q61、Q62为PNP三极管，当FW信号为?0‘时导通，数码管被点亮，反之熄灭。A到H为FPGA的段码控制输出。数码管的段码是显示数据的，位码是控制哪个数码管显示的。动态显示的是不同时间将不同的数据传输给不同的数码管，它的优势就是数据线少，提高了I/O口的利用率。如果显示数据―1234‖，FPGA输出―1‖的数据给段码，FW1输出?0‘其它数码管不点亮，即第一个数码管显示―1‖。再输出―2‖的数据，FW2输出?0‘点亮第二个数码管，显示―2‖数据。这样依次点亮第三个、第四个数码管，只要依
22
河南科技大学本科毕业设计（论文）
次点亮的频率快，我们看到的就是―1234‖数据同时显示了。 U10494745434136343129242220171510XILINXI/OI/O555759616369717481838789949698100102108I/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/O864I/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OGNDVCCI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/O212210206204202200HEFER52 R53 R54 R55J5R5135101247W4W3W2W11168912HGFEDCBAW4W3W2W1198D R56194C R57192B R58189A 187FW4 180FW3178FW2176FW1174169167165163FW4+5VpldD94LEDI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OFW3R60 Q52N3906W4FW2R61 Q62N3906W3FW1R62 Q72N3906W2D8110112114116120122125127133135138140146148150152161R59 Q82N3906W1
图4-8 FPGA与数码管的接口电路
§4.3.3 BCD转换模块
FPGA的功能还包括通过外部设置改变上下阈值的基准电压。由于系统上下阈值采用的是PWM调制的方法控制基准电压的，在设计中我们采用了BCD码转换器对基准电压进行设置。
BCD码转换器是一种将十进制转换为二进制输出的器件。上下阈值电路的基准电压的设定是通过FPGA的PWM调制法实现的。
§4.3.4 RS232接口电路设计
使用RS-232接口进行通信时，由于RS-232接口的电气特性所决定，我们不能直接将FPGA芯片与RS-232接口相连接，而需要通过具有电压变换功能的MAX-232接口电路来实现连接，完成数据的传输。因此利用RS-232接口通信需要设计接口电路和通信协议。
由RS-232总线接口的电气特性可知，逻辑?1‘电气上是由电压值从—3V到-25V间的电平来表示，而逻辑―0‖电气上是由电压值在+3V到+25V间的电平来表示。而FPGA使用的是TTL电平信号，因此FPGA和RS-232接口电路之间必须进行电平转换。通常可以使用RS232专用的转换芯片，如MAX232与RS-232总线接口的接口电路如图4-9所示。FPGA的输出信号TXD由T21N输入到MAX232接口电路，经过电压变换后，
23
河南科技大学本科毕业设计（论文）
数据由T2OUT（RXD-PC）输出到RS-232总线接口上。同理，由RS-232产生的TXD-PC信号通过电压转换后变为TTL电压从R2OUT输入到FPGA。在MAX232接口电路中C10和C11是转换电容，C30～C32是滤波电容。
图4-9 MAX232与RS-232总线接口电路
24
河南科技大学本科毕业设计（论文）
第5章 软件设计
系统的软件设计的过程就是用程序语言编写程序并下载到芯片中，实现各项功能的过程。
FPGA是一块可进行编程的控制芯片，我们可以将编译好的程序下载到芯片中，实现我们要求的功能。在本设计中，FPGA的功能有：主控制功能，包括对模拟电路、数字电路进行控制，模数变换，上下阈的占空比设置，转换状态显示等功能；数据存储功能，即将变换的道址存储；数据传输功能，包括RS-232数据传输和USB数据传输。为了实现这些功能我们采用超高速硬件描述语言进行程序编写。
§5.1 VHDL语言简介
超高速硬件描述语言是美国国防部1981年提出的一种新的硬件描述语言(HDL)，称为VHSIC Hardware Description Language，简称VHDL。当这个语言被首次开发出来时，其目标只是一个使电路文本化的一种标准，主要是为了使采用了文本描述的设计能够为他人所理解，同时也用作模型语言，能采用软件进行模拟。1987年12月VHDL被接纳为IEEE 1076标准。1988年，Milstd 454规定所有为美国国防部设计的ASIC产品必须采用VHDL来进行描述。1993年，IEEE 1076标准被修订，更新为新的VHDL标准IEEE 1164。1996年，IEEE 1076.3成为综合标准。1995年我国国家技术监督局制定的《CAD通用技术规范》推荐VHDL作为我国电子设计自动化硬件描述语言的国家标准。
另外，由于VHDL语言早在1987年12月已作为IEEE Std 1076-1987标准公开发布。因此，目前大多数EDA工具几乎在不同程度上都支持VHDL语言，这样就为VHDL语言进一步推广和应用创造了良好的环境。由于VHDL语言已作为工业标准，这样设计成果便于复用和交流，反过来就能进一步推动VHDL语言的推广及完善。还有，VHDL语言的语法比较严格，给阅读和使用都带来了极大的好处。
25
河南科技大学本科毕业设计（论文）
在设计中，所有的程序设计都是用VHDL语言编写的，仿真工具为Altera公司的QuartusII7.2，根据各模块的设计思路编程并调试，仿真，最后作顶层程序，连接各单元电路，生成器件的比特流文件，下载到Altera公司的Cyclone系列EP1C6Q240C8芯片上。
§5.2 总体软件流程设计
初始化设置数M/道宽N设上下阀值N开慢放电路T0计数是否到慢放基准开始测量Y开慢放电路T1计数开线性门N是否过峰Y关线性门是否超过阀值Y开自放N关各放电电路N是否过零时间—道址转换N是否到测试时间 Y是否过零Y N对应道址+1并存储发送数据关自放 图5-1系统主流程图
系统主流程如图5-1所示，软件设计是根据系统工作流程编译的，在系统开始工作时，先设定好道宽和上下阈值的标准电压，然后线性门打开，信号开始输入。脉冲信号对电容充电，如果过峰，将线性门关闭，未过峰则保持线性门打开，同时判断该信号是否超过阈值，超过阈值不转换，并通过自放放电。如果在上下阈值以内则启动模数转换。在放电过程中，先判断快、
26