S3C2440最小系统板硬件设计说明V0.1
一、 硬件资源说明
为开发和学习使用，现需设计一款S3C2440最小系统板，板上主要包含资源有CPU/SDRAM/NAND FLASH 以及电源IC。其他资源都将其引至接口板。其框图如下图1所示：
3.6V ~5V输入
电源 3.3V电源输出预留
复位监控 与RTC电源
接
双LCD接口、触摸屏接口 口
3组串行口、2组USB口 NAND 板
音频、摄像头接口 FLASH 的
SD卡接口 S3C 连
IIC接口、2组SPI接口 2440 接
数据地址总线、DMA控制接口
8通道ADC、4路PWM 16bit
GPIO、复位信号 SDRAM
外部中断、电源检测信号
JTAG下载接口
图1 2440最小系统板构成示意图
1. CPU：Samsung的S3C2440A-40处理器，ARM920T内核，工作频率可达400mHz；
2. SDRAM： 4Bank 16bit PC100/133兼容 SDRAM，54-Ball FBGA（0.8mm）封装，可选容
量；以下为SAMSUNG和HYNIX公司的内存型号。
Max Freq SDRAM SANSUNG型号 Max Freq. HYNIX型号 电压 单片类型 K4M281633H 133MHz(CL3) HY5V26F(L)F(P)-H(I) 133MHz -R(B)N/G/L/F75 111MHz(CL2) K4M561633G -R(B)N/G/L/F75 容量 2M x 16 x 3.3V 16MB 4Bank 133MHz(CL3) 111MHz(CL2) 133MHz(CL3) HY5V56F(L)FP-HI 133MHz 4M x 16 x 3.3V 32MB 4Bank K4M511633C 8M x 16 x 3.3V 64MB 4Bank -R(B)N/G/L/F75 111MHz(CL2)
3. NAND FLASH: 1片8位Nand Flash, TSOP-48封装，可选容量； SANSUNG型号 K9F5608U0X K9F1208U0X K9F1G08U0X HYNIX型号 HY27SS08561A HY27US0812 HY27UF081G2A ST型号 NAND01GW3B2B 电压 3.3V 3.3V 3.3V 容量 32MB 64MB 128MB K9F2G08U0X NAND02GW3B2C 3.3V 256MB 考虑若作为税控应用，对低功耗要求不高。因为较难选到3.3V的FBGA封装NAND FLASH，不好做1.8V与3.3V的兼容。所以打算采用TSOP封装。所以MEMORY都使用3.3V器件。 4. 显示：1个红色LED用于指示核心电源（1.3V）的开与关。
5. 时钟晶振： 16.9344MHz系统外部时钟源；32.768KHz的RTC时钟源；预留1M左右反馈
电阻用于抑制晶体过驱动以及调整频率稳定度。
6. 从Nand Flash启动，且使用2脚无源晶体振荡器，所以CPU配置引脚OM[3：0]下拉。 7. 电源管理：由接口板输入的电源允许范围为3.6至5V。使用具有两个降压转换器和4
个低输入电压LDO的6通道电源管理芯片TPS65054来提供核心板2440所需要的多路电压管理。TPS65054也提供100mS延迟的系统复位信号。复位线上可以保留很靠近接地的空焊盘，可用导体短接复位以方便调试。
8. 下载： JTAG下载接口，引出到接口板。主板保留7针空焊盘测试点，可用于针床下载。
板间接口：2个100PIN插座；信号排列见原理图。
二、 扩展功能描述（在接口板实现）
1. 双LCD/触摸屏接口：
a、 提供TFT型LCD接口所需的全部信号线。支持最大16M色的TFT显示，24bit每个
象素。最大显存4M字节。支持三星的3.5寸256K色反射/半反射带触摸屏的TFT屏（LTS350Q1-PD1/2、LTS350Q1-PE1/2）。 b、 提供STN型LCD接口所需的全部信号线。支持3种类型的LCD屏:4bit双扫描，4bit
单扫描，8bit单扫描显示；支持单色，4阶，16阶灰阶；支持256色以及4096色STN LCD屏。
c、 触摸屏接口，可选择控制触摸屏的（XP、YP、XM、YM）信号转换为X、Y位置信号。 2. 3路UART接口：其中UART0可以具有8路信号（RI、DTS、CTS、DSR、CTR、TXD、RXD、
DCD），UART1和UART2具有2路信号（TXD、RXD）。 3. 2路USB接口：可以1路USB HOST，另一路作为USB Device；也可2路同时作为USB HOST
使用。使用跳线开关来切换这两种模式。
4. 以太网接口：接口板使用10M/100M自适应的DM9000A，连接于CPU数据总线。 5. 音频接口：AC97音频，接口板使用音频AD转换芯片。 6. SD卡座：支持SD卡、MMC卡。 7. 摄像头电路：提供摄像头接口。
8. IIC接口：可与接口板上的RTC、EEPROM等IIC器件通信。 9. SPI接口：可用于接口板上的SPI通信。
10. 总线：引出部分数据、地址总线，总线控制信号。
11. 扩展IO：引出部分复用IO。可配合其他功能的专用信号完整实现其功能；也可以模拟
低速总线使用，用于实现控制带驱动的STN屏、点阵键盘、并口等。 12. 掉电检测：检测外部电源电压是否可靠。 13. ADC接口；８通道10 位A/D 转换器。输入电压范围：0~3.3V，最大转换速率：500KSPS。 14. PWM：4路PWM可用于接口板上的LCD亮度、对比度调节，蜂鸣器控制等。 15. DMA：2路DMA控制信号。
三、 电源规划
1. 核心板电源划分
S3C2440拥有多路电源输入：ARM内核电源（vddiam），内部模块电源（vddi），wake-up逻辑单元电源（vddalive），主PLL的电源（vddi_mpll），USB时钟PLL的电源（vddi_upll），memory接口电源（vddmop）,ADC接口电源（vddadc）, ADC参考电压（vref） IO接口电源（vddop），内置RTC的电源（vddRTC）。
依据电源电压不同以及应用的需要，将电源分为以下几路： ? 任何情况下都不掉电的RTC电源vddRTC。内置RTC电源（vddRTC）输入可以为1.8~3.6V,
由电池提供。功耗约3uA。
? IO接口电源（vddop）ADC接口电源（vddadc）, 3.3V电源。
? ADC参考电压：需要纹波较小的电压信号，考虑使用LDO输出的3.3V。
? memory接口电源（vddmop）可以为1.8V\\2.5V\\3.3V。因为使用3.3V存储器件，vddmop
为3.3V。当考虑低功耗应用时，可以改用1.8V配合1.8V存储器件；
? 在睡眠模式下必须保持vddalive。区别于其他可被关闭的电源，所以vddalive要单独
一路供电1.3V。小于380uA。
? vddi_mpll、vddi_upll电源为1.3V。在进入睡眠模式的时候vddi_mpll、vddi_upll可
被关闭。
? vddiam、vddi在核心工作频率FCLK 400MHz时为1.3V。在进入睡眠模式的时候vddiam、
vddi可被关闭。在开启DVS的时候，vddiam、vddi可以降低至1.0V以减少功耗。使用IO脚来控制vddiam、vddi的电源在1V和1.3V之间切换。开启DVS时vddalive/vddi_mpll/vddi_upll电源依旧为1.3V。
2. 在各模式下的核心板电源需求： NORMAL模式
在这种模式下，电源消耗是最大的。电源需求以此模式来设计。可以通过软件编程CLKCON寄存器来关闭时钟和外部设备相连，来降低电源消耗。
使用3.3V存储时候，各路电源最高功率小于1.25瓦。
2440 NORMAL模式功耗 < 368mW 外围存储器件功耗（3.3V SDRAM 110mAx2=220mA;NandFlash 30mA但不同时工作）220mA 3.3V IO口（和接口板外设相关）、ADC、LED、上拉电阻等 < 50mA SLOW模式
这个模式使用的同一个外部时钟来直接驱动2440的主频FCLK，不通过PLL,在这个模式下，电源的消耗和外部时钟频率有关，同PLL有关的电源消耗可以忽略。 IDLE模式
这个模式下主时钟FCLK被关闭，而其他外围设备的时钟还继续工作。因此空闲模式的结果只是能够降低CPU核的电源消耗。此模式下任何中断请求都能够将CPU唤醒。
IDLE模式下也可以减小功耗同时不停止内核的工作（譬如播放MPEG3，MPEG4等较轻的任务时），这就需要使用DVS。
在进入IDLE模式之前，先置位DVS寄存器，则ARM核将不使用FCLK，而是工作于系统时钟HCLK。此时，ARM核工作电压可以进一步降低到1.05V。再进入IDLE模式关闭FCLK，CPU工作消耗将会很小。在开启DVS之后，VDDiarm/VDDi可从1.3V改变为1.05V，而VDDupll/VDDmpll/VDDalive等电压依旧为1.3V。所以要应用DVS，VDDiarm/VDDi必须和
VDDupll/VDDmpll隔离开来。 SLEEP模式
这个模式关闭了内部电源。因此CPU＆内部的逻辑单元都没有电源消耗，除了工作在这个模式下的一个wake-up逻辑单元。
各路电源计算：
1.3V VDDalive + 3.3V IO口静态电流 380uA, 3.3V 上拉电阻 < 2mA 3.3V SDRAM self refresh 耗电 800uA x 2 = 1.6mA 电源芯片静态电流等损耗 < 1mA 3. 电源电路规划及器件选型
利用接口板提供的5V/1A的电源，使用TI的多路输出电源管理芯片TPS65054。约$2.0 DC-DC1（600mA）输出3.3V（或者1.8V）的存储器工作电压vddmop。预留将此路电源输出到接口板，用于接口板3.3V器件或者电平转换器件电源。
DC-DC2（600mA）输出1.3V核心vddiam、vddi工作电压。可被2440的POWEREN信号关闭输出。可由2440的IO脚GPG0控制输出为1.05V或1.3V，使用下拉电阻配置复位后默认输出1.3V。
LDO1（400mA）输出3.3V的IO外设接口电源和ADC电源。预留将此路电源输出到接口板； LDO3（200mA）输出1.3V的vddalive。
LDO4（200mA）输出1.3V的vddi_mpll、vddi_upll工作电压。可被2440的POWEREN信号关闭输出。
功率电感选型：因DC-DC工作频率高达2.25MHz，所以可以选择小封装的电感和电容。规划使用4.7uH电感，根据频率、输入输出要求以及电感量算电感纹波电流：
ΔIL≈Vout/(fo L) (1- Vout/ Vin) 最大可达一百多mA，所以电感饱和电流和RMS电流要在700mA以上。电感选型Sumida的CDRH2D18/HP-4R7N。价格约1.7元。
电源电容选型：输出电压波动ΔVout≈ΔIL (ESR+1/(8 fo Cout)) 所以依据芯片对电源波动范围的要求，选用低ESR的10uF/16V钽电容。
由于2440存在多种节能模式，所以要考虑电源进入轻载时候的状况。TPS65054在轻负载时候自动起用PFM改变开关频率以提高轻载效率，电源纹波影响也不高。
四、 核心板模块设计
1. 处理器
? 处理器时钟
CPU内部有多组时钟。CPU使用的主频FCLK；AHB总线设备使用的HCLK（用于memory控制器、中断控制器、LCD控制器和DMA）；以及APB总线设备使用的PCLK（用于WDT, IIS, I2C, PWM timer, MMC interface,ADC, UART, GPIO, RTC and SPI等）。
核心频率FCLK最大可达400MHz。为了获得准确的UART波特率，选用16.9344MHz晶体。
2440内部有2个PLL(锁相环)：一个对应FCLK,HCLK,PCLK,另外一个对应的是USB使用(48MHz)。
FCLK与HCLK、PCLK之间的分频设置：
注意当使用1.8V低电压SDRAM时候，SDRAM的工作频率最多只能到93MHz。 ? CPU有4种工作模式：NORMAL，SLOW，IDLE和SLEEP。
NORMAL模式支持CPU时钟以及2440相应的外围设备时钟；
SLOW模式使用的时一个外部时钟来直接驱动2440的主频FCLK，不通过PLL；
IDLE模式下CPU的时钟FCLK北关闭，而其他外围设备的时钟还继续工作。任何中断请求都能够将CPU唤醒。
Sleep模式下关闭了CPU＆内部的逻辑单元的电源，仅一个wake-up逻辑单元依旧工作，通过EINT[15:0]＆RTC中断可以从Sleep模式唤醒。
? CPU的配置：通过芯片的OM[3：0]引脚，设置引导模式、存储器bank0的数据宽度、时
钟模式等。
OM[3:2] 时钟模式配置。设置为00，表示MPLL和UPLL都使用无源晶体振荡器而不是