EXTCLK时钟信号。
OM[1:0]配置值如下所示：
00 使能Nand flash控制器自动导入模式 01 从nCGS0启动，BANK0总线宽度为16bit 10 从nCGS0启动，BANK0总线宽度为32bit 11 测试模式 （仅出厂时候使用） 2. 地址空间分配
S3C2440存储空间分成8组，最大容量是1GB，bank0---bank5为固定128MB，bank6和bank7的容量可编程改变（通过BK76MAP寄存器）。必须注意Bank7的大小必须与Bank6相同，bank7的开始地址与bank6的结束地址相连接。
核心板的空间分配如上图所示。Bank6分配SDRAM，其他空间可由接口板任意分配使用。 bank0可以作为引导ROM，其数据线宽只能是16位和32位，复位时由OM0、OM1引脚确定；其它存储器的数据线宽可以是8位、16位和32位。如果不使用Nor Flash，OM0、OM1为0。
内部4KB的SRAM缓冲器Steppingstone，在Nand flash引导以后可以作为其他用途使用。
3. SDRAM
使用一片16bit数据宽度的SDRAM。映射到S3C2440的BANK6，地址范围0x3000 0000~0x31ff ffff(32MB容量).BA0/BA1分别接ADDR23/ADDR24.
SBA0SBA11ADDR[13..1]U2ADDR1ADDR2ADDR3ADDR4ADDR5ADDR6ADDR7ADDR8ADDR9ADDR10ADDR11ADDR12ADDR13SBA0SBA11111nDQM0nDQM1SCKESCLK0nDQM0nDQM1SCKESCLK0H7H8J8J7J3J2H3H2H1G3H9G2G1G7G8E8F1F3F2A1E3J1A3B7C3D7DATA[15..0]DQ0D1D2D3D4D5D6D7D8D9D10D11D12D13D14D15CSRASCASWENCVDD1VDD2VDD3VDDQ1VDDQ2VDDQ3VDDQ4A8B9B8C9C8D9D8E9E1D2D1C2C1B2B1A2G9F8F7F9E2A9E7J9A7B3C7D3DATA0DATA1DATA2DATA3DATA4DATA5DATA6DATA7DATA8DATA9DATA10DATA11DATA12DATA13DATA14DATA15nSCS0nSRASnCASnWEnSCS0nSRASnSCASnWE1111,3ADDR23ADDR24114BankX4MX16bitsA0A1A2A3A4A5A6A7A8A9A10A11A12BA0BA1LDQMUDQMCKECLKVSS1VSS2VSS3VSSQ1VSSQ2VSSQ3VSSQ4DATA[15..0]1,3VDDMOPH57V2562GTR-75C
为方便容量扩展，核心板在电路上提供了从32M到128M的SDRAM预留电路。使用电阻跳线切换Bank地址线进行选配。由于16MB的DRAM将要淘汰，所以只申请32M和64M的DRAM。SDRAM封装上需要考虑兼容1.8V及3.3V的samsung以及hynix的32M到128M的SDRAM。
S3C2440A使用DRAM容量-地址对应表 三星SDRAM型号 K4M281633H K4M561633G K4M511633C SDRAM类型 2M x 16 x 4Bank 4M x 16 x 4Bank 8M x 16 x 4Bank 数量 2片 2片 2片 Bank地址 A24 A23 A25 A24 A26 A25 总容量 32M 64M 128M 4. Nand Flash
使用3.3V的TSOP封装NAND FLASH。印制板预留1.8V的Nand FLASH的63-Ball FBGA（0.8mm）封装。
S3C2440提供了从Nand flash启动系统的机制，因此2440系统可以采用1片Nandflash
同时作为启动ROM和系统程序保存ROM。 要使系统从Nandflash启动，需要调整OM[1：0] 引脚信号。核心板上用下拉电阻使OM[1：0] = 00，控制启动引导源为从Nand Flash启动。
注意，因为使用NAND FLASH启动，在上电启动或者从睡眠模式唤醒的时候，需要通过一些引脚的电平高低来设置Nand Flash控制寄存器以判断Nand Flash的类型。
? AdvFlash寄存器，寄存器的值由NCON引脚电平决定。
功能描述：
0 支持256或者512字节每页的Nand Flash；
1 支持1024或者2048字节每页的Nand Flash。 ? PageSize寄存器，寄存器的值由GPG13引脚电平决定。
功能描述：
当AdvFlash寄存器值为0时， 0: 256 Word/page, 1: 512 Bytes/page；
当AdvFlash寄存器值为1时， 0: 1024 Word/page, 1: 2048 Bytes/page；
? AddrCycle寄存器，寄存器的值由GPG14引脚电平决定。
功能描述：
当AdvFlash寄存器值为0时， 0: 3 步寻址， 1: 4步寻址；
当AdvFlash寄存器值为1时， 0: 4步寻址， 1: 5步寻址；
? BusWidth寄存器，寄存器的值由GPG15引脚电平决定。
功能描述：
0 8位数据总线宽度； 1 16位数据总线宽度。
以上GPG13~15引脚仅在复位期间起到设置寄存器的作用，在复位之后这三个引脚作为I/O或者外部中断脚使用。
U5DATA7DATA6DATA5DATA4DATA3DATA2DATA1DATA0ALECLEnFWEnFREnFCEnFWPFRnBVDDMOPC541044443424132313029171618891973812371336I/O7I/O6I/O5I/O4I/O3I/O2I/O1I/O0ALECLEWERECEWPR/BLOCKPREVCC0VCC1VSS0VSS1H27U1G8F2BTNC0NC1NC2NC3NC4NC5NC6NC7NC8NC9NC10NC11NC12NC13NC14NC15NC16NC17NC18NC19NC20NC21NC22NC23NC24NC25NC26NC2712345610111415202122232425262728333435394045464748VDDMOP22FRnBnFCER116100KR117100KnFWP nRESET1,2
核心板使用各型号NAND FLASH时候，类型选择引脚的配置如下： 型号 总容量/页大小 NCON引脚 GPG13引脚 GPG14引脚 GPG15引脚 电阻上拉 电阻上拉 电阻上拉 电阻上拉 电阻下拉 电阻上拉 电阻下拉 电阻上拉 电阻下拉 电阻下拉 电阻下拉 电阻下拉 K9F5608U0X 32MB/512B K9F1208U0X 64MB/512B K9F1G08U0X 128MB/2KB K9F2G08U0X 256MB/2KB 5. LED显示
电阻下拉 电阻下拉 电阻上拉 电阻上拉 使用贴片LED来指示核心板核心处于工作或者关闭状态。由于LED开启至少要2V电压，LED由3.3V电源驱动，由核心1.3V电压通过NPN三极管来控制；
VDD_OPAREDALED2redLED1greenGREENKR103330RTP36KR104330RTP35c2nSTA_OPT1R10010KbR10210KQ16Q15bFMMT3904FMMT3904cR101R10510K10KnSTA_OPT22ee
6. 复位电路
CPU的复位：采用电源管理芯片TPS65054的复位输出，100mS低电平有效，复位信号接S3C2440的nRESET。此信号为Open drain输出，上拉至3.3V电源。
外设复位：接口板可选择使用nRSTOUT信号或者nRESET信号控制接口板的其他外设及以太网接口的复位。
S3C2440的nRSTOUT = nRESET & nWDTRST & SW_RESET。 nRESET为2440的外部复位信号，nWDTRST为看门狗复位信号，nRSTOUT也可通过寄存器nRSTCON来控制输出1或0。也可以使用以下专用复位IC进行设计复位。
R96VDD_OP41C88C8710uF/16V104VDDVSS100KMRRST32nMRTP33nMR9nRESET1U9TC1270ASVRCTRC89102
7. JTAG下载接口及下载工装
S3C2440的JTAG接口包括TMS、TCK、TDI、TDO、nTRST5个信号，可用于启动引导代码的下载。可使用Samsung提供的SJF2440工具支持下载启动引导代码到Nand Flash,Nor Flash以及StrataFlash。
也包含JTAG下载线的原理图。JTAG下载线电路仅使用一片74HC541三态8位缓冲反向器，可以自制下载线缆。
JTAG编程板一端与PC的并口相连，另一端连接至核心板，由于S3C2440的工作电压在3.3V，而PC机并口输出的电平逻辑为5V，因此需做电平转换，一般使用一枚缓冲/驱动器（如：74××244/74××541）作隔离，限制进入核心板的电平。因PC并口没有电压输出，所以编程板上的IC要由目标板供电，即：JTAG接口中的VCC脚是必须恰当连接的。
SJF2440工具包内含SJF2440下载工具源代码。SJF2440工具默认支持的Nand Flash类型为K9S1208的SM卡，需将其源码中的存储器ID判断\改为我们所使用的Nand Flash ID。 K9S1208为每页528字节的nand flash,如果我们改用每页2K字节的大容量NAND FLASH就需要进一步修改SJF2440源码。 8. PCB规划以及关于电磁兼容性
2440可通过DSCn寄存器，调节memory I/O的驱动能力。所有地址线，数据线，片选，WE，OE以及其他SDRAM和NAND接口引脚都可以通过内部寄存器控制驱动强度。
线路阻抗匹配，高频及强驱动信号线增加阻尼。考虑数据总线因为双向，在靠近与接口板的插座接口使用串联电阻100欧。DRAM时钟、LCD时钟信号使用串联匹配电阻。其余信号可依据仿真以及调试的结果来选择驱动能力大小。
PCB规划：使用6层板。因信号工作频率大，地线阻抗变得很大，为尽量降低地线阻抗，采用就近多点接地。
第一层为主要元件面，较少的信号布线，大面积的铺地。 第二层为地层。
第三层为主要走线层，主要为水平方向走线。 第四层为次要走线层，主要为垂直方向走线。 第五层为电源。
第六层为次要元件面，较少的信号走线，大面积的铺地。
这样规划分层坏处是使Ground层和Power层因互相远离而失去较好的层间去耦，但是可以通过多摆放去耦电容来改善。这样分层的好处是每一个信号层都有一个相邻的地层或电源层，可有效抑制EMI。第三、四层为主要走线层，为防止它们层间串扰，尽量走线方向垂直, 并且要求PCB厂家使用的PCB中间板基为1.2mm.