(ISE使用流程)逻辑设计实验(2)

2018-12-20 15:12

图表 10

11.编写测试文件代码如下:选中测试文件,在processes中的modelsim simulator 中的下拉菜单中双击simulate….这样就可以仿真了。(注意在仿真之前要进行xilinx library库的编辑,方法见附录1)

module key_led_tb_v; // Inputs reg clk; reg key; reg reset_n; // Outputs wire led; // Instantiate the Unit Under Test (UUT) key_led uut ( .clk(clk), .key(key), .reset_n(reset_n), .led(led) );

always #5 clk=~clk; initial begin // Initialize Inputs clk = 0; key = 1; reset_n = 1; // Wait 100 ns for global reset to finish #100 key=0; #100 reset_n=0; #100 reset_n=1; #100 key=1; #100 $stop; // Add stimulus here

6

end endmodule

图表 11

12.管脚分配,回到sythesis…下,选中ucf 文件,在process中双击打开 assign package Pins,按照管脚分配图进行相应配置,然后保存。

图表 12

13.回到主界面选中HDL设计文件,双击generate…,然后修改到成功没有错误为止。如下图所示

图表 13

7

14.生成Bit文件,在generate….下拉菜单中,双击第二个,进行JTAG下载配置(先进行实验板上的下载硬件配置连接)。然后会提示成功与否

图表 14

15.进行开发板验证。实验步骤结束

1.4 实验结果分析

1. 仿真如图所示

图表 15

2. 通过实验板验证可以看到,当讲拨码开关拨向ON时,灯亮,拨向OFF时暗,当不论在

8

3. 4. 5. 1) 2)

3) 4)

附录1:xilinx library 编译方法两种(选其中一种): (一)、在ISE Project Navigator中编译仿真库

1、打开文件: 安装路径:\\Modeltech_6.2b,选中文件夹中的配置文件modelsim.ini ,右击,将文件属性中的只读去掉,变成可写入的,接着用写字板程序打开; 2、在sources窗口中选择设计的目标器件 xc3s500e-4pq208;在processes窗口中会出现design Utilties,选择Compile HDL Simulation Libraries项。单击右键,在下拉菜单中选中Properties命令,打开对话框如图所示。

什么状态下,按下复位键则灯立即变暗,直至松手。因此简单本设计符合设计预期的要求。

通过本实验,了解了最基本的硬件知识和建立一个工程,代码编写、综合、约束、分析、调试、下载观察等过程。

通过本次实验,进一步了解了FPGA工程使用的一个简单流程,在实验过程中需要认真做好每一个环节,配合实验说明书找到解决方法。 实验过程中遇到的问题和解决方法:

生成的bit 文件后,下载实验现象没有变化:可能保存的路径错了,导致屡试屡败 无法正常显示窗口:修改桌面系统主题,该回经典xp等默认主题,这是由于EDK与操作系统的一些不兼容造成的。 综合错误:修改成可综合代码。

有警告:可稍微看一下警告的内容,但这是正常现象。

9

3、Process Properties按如图选择,单击ok按钮关闭对话框。

4、双击Compile HDL Simulation Libraries,程序会自动完成对库文件的编译。 5、观看是否在modelsim.ini文件中加入以下部份。

; Verilog Section

unisims_ver = 库文件所在地址/unisims_ver uni9000_ver = 库文件所在地址/uni9000_ver simprims_ver = 库文件所在地址/simprims_ver

xilinxcorelib_ver = 库文件所在地址/xilinxcorelib_ver aim_ver = 库文件所在地址/abel_ver/aim_ver cpld_ver = 库文件所在地址/cpld_ver

; VHDL Section

unisim = 库文件所在地址/unisim simprim = 库文件所在地址/simprim

xilinxcorelib = 库文件所在地址/xilinxcorelib aim = 库文件所在地址/abel/aim pls = 库文件所在地址/abel/pls cpld = 库文件所在地址/cpld 6、再将modelsim.ini设为只读即可 7、可采用modelsim进行仿真了。

(二)、另一种方法

1. 在桌面上点击开始――运行――输入cmd,进入dos.

2. 在dos下输入:compxlib –s mti_se –arch all –l all –dir %xilinx%/lib –w

3. 等编译完成后便可在安装目录下的lib中生成库,将生成的库加入modelsim中。

1) 方法:打开文件: 安装路径:\\Modeltech_6.2b,选中文件夹中的配置文件

modelsim.ini ,右击,将文件属性中的只读去掉,变成可写入的,接着用写字板程序打开;

2) 在modelsim.ini中加入一下内容(库文件所在地址为 -> 安装路径:\\Xilinx92i\\lib,

10


(ISE使用流程)逻辑设计实验(2).doc 将本文的Word文档下载到电脑 下载失败或者文档不完整,请联系客服人员解决!

下一篇:预防非正常上访工作方案

相关阅读
本类排行
× 注册会员免费下载(下载后可以自由复制和排版)

马上注册会员

注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信: QQ: