[4]、仿真 1．“Virtuoso Schematic Editing:…”窗口，Tools ->Analog Envienment
2．加激励。弹出ADE（Cadence Analog Design envirnment）窗口，Session -> Load State。 在“Loading State”窗口，Library选mylib，Cell选testnand2, Simulator选spectre； State Name 框中选：state1, OK
3．设置分析模式和仿真时间。点击ADE窗口的Analyses->Choose Analysis选项中tran应有效；Stop Time: 200n Enabled有效， OK
4．计算。点击ADE窗口右边Netlist and Run，弹出“Welcome to Spectre”窗口，OK 你应该看到spectre.out文件和仿真波形Waveform。
5．选择Waveform窗口上方菜单Axes->Strips, 各信号波形分开显示。 6．用鼠标拖Waveform Window的边界，放大显示区域。 7．试一试，怎样看波形数据？
完成后，在ADE窗口，Session -> Quit
二、amplifier电路（运算放大器）仿真
[1]、打开你在实验一画好的amplifier原理图，选中电容，Q，Capacitance值设为800f，Save and Check退出。
[2]、新建testamplifier单元
1、查看CIW窗口：Tools->Library Manager，在Library中应有mylib，点击它。 在Library Manager 窗口，File->New->Cellview，
在弹出的“Create New File”窗口Cell Name栏中，testamplifier Tool栏中，选Composer-Schematic OK
2、添加元件如下图：Amp 单元（Cell）是你在实验一画好的amplifier Cell的Symbol，其余单元在analogLib库中。
图中除amplifier外所有单元来自analoglib库symbol，参数如下： Cell Name
CDF Parameter
vdc For V0、V1：DC votlage：5
vsin For V2： AC phase:0,Offset:0,Amplitude:100m,Frequency:1M, delay:0 idc For I0：DC current：500u,
res For R0、R1：resistance分别为10K和100K vdd,gnd,vss 正负电源、地
Pin管脚： Wire Name
Name: out, Direction: output
Inm, inp, ref (目的是查看仿真波形时，一目了然；否则信号为netXX)
3．将原理图check and save! 4．（选做）选Amp模块，e，Descend窗口OK，进入Amp模块(amplifier)，自选一个你希
望检查的网线，q查看网线属性，如果net Name是netXX, 如何将它改为tst?
Design ->Make Editable，左边工具图标全有效了，恭喜你搞定了！ Save and Check
CTRL+e，退回到上一层。Save and Check
[3]、设置仿真环境
1．点击Tools->Analog Environment，弹出ADE窗口 2．点击Setup->Simulation Files 在Include Path栏中 ./Models ->OK 3．点击Setup->Model Libraries
在Model Library File下输入：allModels.scs->add->OK 4.点击Outputs->To Be Plotted->Select On Schematic
在原理图中点击与Amp单元4个管角相连的信号线（假设是你希望观察的信号），线会变颜色，端口被圈；选Amp模块，e，Descend窗口OK，进入Amp模块(amplifier)，点击gnode线，再选中一个你希望检查的网线；
5．此时ADE窗口Outputs下已有你需要观察的信号，点击Session->Save State Save As：state2->OK
[4]、仿真运算放大器的闭环增益 1．（如未退出ADE，本步可以不做）在ADE（Cadence Analog Design envirnment）窗口，Session -> Load State。
在“Loading State”窗口，Library选mylib，Cell选testampifier, State Name为state2, OK 2．点击Analyses->choose 将stop time从100n改为10u ->OK
3．点击ADE窗口右边Netlist and Run，弹出“Welcome to Spectre”窗口，OK 你应该看到spectre.out文件和仿真波形Waveform。
4．在Waveform窗口，查看波形，Axes -> Strips, 各信号波形分开显示。
三、DIY
]1]．仿真运放的开环共模增益
（请不要先看下面的提示，自查一下自己的掌握程度） 提示：
1。将testamplifier单元（Cell）copy 成amptest Cell。
2．修改amptest，删除R0和R1，Amp模块的2输入短接； 3．将正弦电压源改为vpwl，类似HSPICE，第1个时间电压对为（0,-5），第2对为（10u,5）。 [2]。（选做）运放的开环差模增益如何仿？
Cadence IC设计实验
实验三、 Virtuoso Layout Editor
实验目的：使用EDA工具进行版图设计。
运行Cadence版图设计软件：
cp /eva01/cdsmgr/training_IC_data/VLE_5_0.tar . （提醒：最后是空格和小点） tar -vxf VLE_5_0.tar cd Layout
点击屏幕左下方Home Folder，在弹出的“File Manager”窗口一直找到你个人Layout目录下的.cdsinit 文件 （先要将View菜单中的Show Hidden Object设置有效）， 删掉下列2条指令前面的分号“；”使得你可以使用快捷键： ；load(prependInstallPath(“samples/local/schBindKeys.il”)) ；load(“leBindKeys.il”)
layoutPlus & （注意字母的大小写！ 或icfb &）
实验内容与步骤
边学边做：画INV版图
一、根据设计规则画nmos版图：
[1]、在CIW窗口中，选择File->Open, （若无nmos Cell，则建立New） Library Name design Cell Name nmos View Name layout
OK。
[2]、画poly：在LSW窗口中选择poly drawing层作为当前层
(LSW上方有一栏提示，画任何层之前必须将该层设为当前层。当前层必须可见。 LSW提示：AV：全可见，NV：全不可见；AS：全可选，NS：全不可选。 对于某一层，鼠标中键：可见/不可见，鼠标右键：可选/不可选）
[3]、点击 Create->Path命令；（本实验使你掌握菜单命令，实际上你可以使用图标工具和快捷键完成很多操作）
[4]、单击左键选择一个起点。（此时窗口上方中间的DX, DY坐标变成0，0）
松开左键，向上移动鼠标至DX, DY坐标变成0，4.8；按回车键或者双击鼠标完成它。
提示：你可以用标尺确定长度，点击Windows->Create Ruler；如果你想删除标尺，
Windows->Clear All Rulers。它们的快捷键是什么？
[5]、画ndiff：LSW中选择ndiff drawing层作为当前层，点击Create->Rectangle命令。 [6]、单击左键选择一个起点（注意：此时窗口上方的DX, DY坐标变成0，0）； 松开左键，移动鼠标至DX, DY坐标变成4.8，3.6；按回车键，或者双击鼠标。ESC [7]、Edit->Move移动ndiff层，参照下图（DRC规则）把它放在合适的位置。 nmos设计规则（允许的最小尺寸）：
(1) ndiff overlap of contact 0.9u
(2) contact minimum width 0.6u (3) contact spacing 0.6u
(4) contact to gate spacing 0.6u (5) poly extension 0.6u