电科《集成电路原理》期末考试试卷
一、填空题
1.（1分） 年，第一次观测到了具有放大作用的晶体管。 2
．
（
2
分
）
摩
尔
定
律
是
指 。 3.
集
成
电
路
按
工
作
原
理
来
分
可
分
为 、 、 。 4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、 、 、 、 和去胶。 5.（4分）MOSFET可以分为 增强型NMOS，耗尽型NMOS，增强型PMOS，耗尽型PMOS___四种基本类型。
6.（3分）影响MOSFET阈值电压的因素有： 、 以及 。
7.（2分）在CMOS反相器中，Vin，Vout分别作为PMOS和NMOS的 栅极， 和 漏极 ； VDD， 作为PMOS的源极和体端， ，GND 作为NMOS的源极和体端。
8．（2分）CMOS逻辑电路的功耗可以分为 和 。
9.（3分）下图的传输门阵列中VDD?5V,各管的阈值电压VT?1V，电路中各节点的初始电压为0，如果不考虑衬偏效应，则各输出节点的输出电压Y1= 4 V，Y2= 3 V，Y3= 3 V。
VDDY1Y2Y3
10.（6分）写出下列电路输出信号的逻辑表达式：Y1= ；Y2= ；Y3= 。
VDDCBADCDBAVDDAV1MP1MP2V2M1VDDY1Y3CBY2ABM2M3M4MN2?MN1
二、画图题：（共12分）
第 1 页 共5 页
1．（6分）画出由静态CMOS电路实现逻辑关系Y?ABD?CD的电路图，要求使用的MOS管最少。
2.（6分）用动态电路级联实现逻辑功能Y?ABC,画出其相应的电路图。
三、简答题：（每小题5分，共20分）
1.简单说明n阱CMOS的制作工艺流程，n阱的作用是什么？
2.场区氧化的作用是什么，采用LOCOS工艺有什么缺点，更好的隔离方法是什么？
3.简述静态CMOS电路的优点。
第 2 页 共5 页
4.简述动态电路的优点和存在的问题。
四、分析设计题：（共38分
1.（12分）考虑标准0.13?m CMOS工艺下NMOS管，宽长比为W/L=0.26?m/0.13?m，栅氧厚度为tox?2.6nm，室温下电子迁移率?n?220cm2/Vs，阈值电压VT=0.3V,计算VGS?1.0V、已知：?o?8.85?10?14F/cm，?ox?3.9。 VDS?0.3V和0.9V时ID的大小。
第 3 页 共5 页
2．（12分）如图所示，M1和M2两管串联，且VB?VG?VT?VA，请问： 1) 若都是NMOS，它们各工作在什么状态? 2) 若都是PMOS，它们各工作在什么状态?
3) 证明两管串联的等效导电因子是Keff?K1K2/(K1?K2)。
3．（14分）设计一个CMOS反相器，要求在驱动10fF外部负载电容的情况下，输出
第 4 页 共5 页
上升时间和下降时间都不能大于40ps，并要求最大噪声容限不小于0.55V。针对0.13?m工艺，已知：VTN?0.30V,VTP??0.28V,?n?220cm2/Vs，?p?76cm2/Vs，ln14.33=2.66，ln14=2.64。 tox?2.6nm，?o?8.85?10?14F/cm，?ox?3.9，VDD?1.2V，
第 5 页 共5 页