实验十一 全加器的模块化程序设计与测试
一、实验目的
1. 设计半加器，并建立符号“Symbol” 2. 利用半加器来设计全加器。
3. 熟悉模块化设计方法和调用程序方法。
二、实验仪器及材料
1. 电脑
2. Quartus Ⅱ软件及ADS软件
三、预习要求
1. 预习全加器的工作原理。
2. 预习半加器、全加器的逻辑电路设计。
四、实验内容
首先总体上介绍系统级的模块化设计方法，然后设计半加器的逻辑电路图，并通过功能仿真和时序仿真来验证。利用模块化设计方法来实现全加器的逻辑电路，并通过功能仿真和时序仿真来验证。
内容1. 半加器的逻辑电路设计
（1）设计半加器的逻辑电路，并通过功能仿真和时序仿真来验证；
（半加器程序名设定为HA）
XS
Y
C （2）建立符号“Symbol”； 内容2. 全加器的逻辑电路设计
（1）创建新的项目；
（2）拷贝半加器的逻辑电路文件及符号文件，粘贴到全加器的文件夹里； （3）利用半加器的符号来实现全加器，并进行功能仿真和时序仿真； （4）全加器的模块图（全加器程序名设定为FA）；
5
五、实验报告
1. 设计出全加器的真值表。
2. 利用Quartus Ⅱ调试出真值表相应的输入/输出波形图，并进行分析。
六、思考题
1. 在全加器设计过程中，调用半加器的设计方法和直接利用数学表达式方法来实现全加器之后输出结果有什么不一样？为什么？
6
实验十二 串行进位加法器的模块化程序设计与测试
一、实验目的
1. 利用半加器、全加来设计串行进位加法器（4位数）。 2. 熟悉模块化设计方法和调用程序方法。
二、实验仪器及材料
1. 电脑
2. Quartus Ⅱ软件及ADS软件
三、预习要求
1. 预习串行进位加法器的工作原理。 2. 预习半加器、全加器的逻辑电路设计。
四、实验内容
内容1. 设计半加器的逻辑电路，半加器的电路图名设定为HA，并通过功
能仿真和时序仿真来验证，并建立符号；
内容2. 设计全加器的逻辑电路，全加器的程序名设定为FA，并通过功能
仿真和时序仿真来验证；
内容3. 设计4位数串行进位加法器的模块图(程序名设定为adder4) ，并
通过功能仿真和时序仿真来验证；
五、实验报告
1. 设计出串行进位加法器（4位数）的真值表。
2. 利用Quartus Ⅱ调试出真值表相应的输入/输出波形图，并进行分析。
六、思考题
1. 整个系统的延迟时间是多少？
7
实验十三 N选1选择器的模块化程序设计与测试
一、实验目的
1. 设计2选1选择器的逻辑电路图。
2. 利用2选1选择器模块来实现4选1、8选1选择器。 3. 熟悉模块化设计方法和调用程序方法。
二、实验仪器及材料
1. 电脑
2. Quartus Ⅱ软件及ADS软件
三、预习要求
1. 预习选择器的工作原理。
2. 预习多选1选择器的模块图设计方法与逻辑电路图设计。
四、实验内容
内容1. 2选1选择器的逻辑电路设计（程序名设定为mux2to1）
（1）2选1选择器的逻辑电路图，并通过功能仿真和时序仿真来验证；
内容2. 4选1选择器的逻辑电路设计（程序名设定为mux4to1）
（1）4选1选择器的逻辑电路图，并通过功能仿真和时序仿真来验证；
内容3. 8选1选择器的逻辑电路图设计（程序名设定为mux8to1） （1）8选1选择器的模块图，并通过功能仿真和时序仿真来验证；
8
五、实验报告
1. 设计出2选1选择器、4选1选择器、8选1选择器的真值表。
2. 利用Quartus Ⅱ调试出真值表相应的输入/输出波形图，并进行分析。
六、思考题
1. 16选1选择器的设计方法一共有多少？
9