的，形成的信号具有良好的频谱。这是传统的直接频率合成方法无法实现的。相位字输入的数据宽度M往往小于相位寄存器字长，实际的DDS结构中Ⅳ很大。 其中Subsystem的原理图如图9
图9 Subsystem的原理图
2.1.6 Simulink模型的仿真
在Sinout模型编辑窗口中，选择Slimulation→Start命令，开始仿真，等待仿真结束后，双击Scope模块，打开Scope观察窗口。其仿真波形如图10
图10 simulink模型仿真图
2.2 SignalCompiler的使用
2.2.1 分析当前的模块
双击Sinout模型中的SignalCompiler模块，之后单击Analyze按钮后，SignalCompiler就会对Sinout模型进行分析，检查模型有无错误，并在MATLAB主窗口中弹出对话框，并给出相关信息。 2.2.2 设置SignalCompiler
SignalCompiler窗口中大致分为3个功能部分： 项目设置选项 硬件编译流程 信息框
2.2.3 把模型文件MDL 转换成VHDL
当设置好Device和Synthesis后，右侧的硬件编译部分就会列出一个操作： (1)Convert MDL to VHDL (2) Synthesis (3) QuartusⅡ 2.2.4 综合
单击步骤（2）的图标，完成综合过程。 2.2.5 QuartusⅡ试配
单击步骤（3）的图标，调用QuartusⅡ完成编译试配过程，生成编译文件。编译文件可以直接用于FPGA的编译配置。打开QuartusⅡ后 ，需在VHDL文件程序中实体说明中添加: CLK : out std_logic; 在结构体最后加入: CLK<=CLOCK;
2.3嵌入式锁相环的设计
当输出波形频率较高时，由于采样一个完整周期的波形数据点数减少，势必引起波
形失真，要消除波形失真，一是可以增加采样波形数据的点数，二是提高系统的主工作时钟频率。若不增加外配ROM的情况下，可以使用后一种方法。本系统设计时在充分利用FPGA的存储空间的情况下，为了提高波形的输出频率(在不失真的条件下)，还使用了Cyclone器件中的嵌入式锁相环，提高系统的主工作时钟频率，在实际工作时的主时钟频率达12 MHz。
2.4 引脚的锁定
设计中各引脚的锁定如图11所示。
本设计选择工作模式1，通过键盘控制波形输出的幅度。
图11各引脚的锁定
3、设计结果与结论
（1）嵌入式逻辑分析仪输出波形如图12
图12 嵌入式逻辑分析仪输出波形
(2)波形失真度与储存波形ROM的位数及主工作时钟频率有关。
（3）1.，2，3键控制幅度，其中1是微调，2，3粗调。由于我们频率设定在一个固定值，在10HZ到50KHZ之间，能够实现在峰峰值大于3V波形不失真。且波形较稳定。
4、结束语及致谢
在本文的撰写过程中，老师作为我们的指导老师，他们治学严谨，学识渊博，视野广阔，为我营造了一种良好的学术氛围。置身其间，耳濡目染，潜移默化，使我不仅接受了全新的思想观念，树立了明确的学术目标，领会了基本的思考方式，掌握了通用的研究方法，而且还明白了许多待人接物与为人处世的道理。其严以律己、宽以待人的崇高风范，朴实无华、平易近人的人格魅力，与无微不至、感人至深的人文关怀，令人如沐春风，倍感温馨。
这段时间的学习，使我们了解到了理论和实际之间的差别，第一次真正接触到了实际中的问题，并通过和老师、同学交流，加强了自身的分析问题、解决问题的能力。同时，我们也发现了自己在某些方面的不足，这是我们以后要加以改进的方面。对于如何运用MATLAB与DSPbuilder有了更好的运用，使我们对硬件课程的学习有了更浓的兴趣， 使我们对我们所学的这个方向服了更浓的兴趣。虽然在做课设的过程中遇到过许多困难，尤其是思路一开始不正确的时候也产生过放弃的念头，但最终还是坚持了下来，终于把这个课设完整圆满的做完了。
在此特向老师致以衷心的谢意！向他们无可挑剔的敬业精神、严谨认真的治学态度、
深厚的专业修养和平易近人的待人方式表示深深的敬意！
5、元器件及仪器设备明细表
设备与器件名 计算机 MATLAB软件 DSP Builder软件 Quartus开发软件 EDA实验箱 数字示波器 数量 1台 1套 1套 1套 1个 1台 备注 MATLAB 7.0 DSP Builder6.0 Quartus II6.0 GW48-PK2 ADS7022S 6、参考文献
[1]．边计年，薛宏熙译. 用VHDL设计电子线路. 北京：清华大学出版社，2000. [2]．黄正谨，徐坚等. CPLD系统设计技术入门与应用. 北京：电子工业出版社，2002. [3]．蒋璇，蔵春华. 数学系统设计与PLD应用技术. 北京：电子工业出版社，2001.. [4]．李宗伯，王蓉晖译. VHDL设计表示和综合. 北京：机械工业出版社，2002. [5]．潘松，黄继业，王国栋. 现代DSP技术. 西安：西安电子科技大学出版社，2003. [6]．王金明，杨吉斌. 数字系统设计与Verilog HDL. 北京：电子工业出版社，2002. [7]．王锁萍. 电子设计自动化（EDA）教程. 成都： 电子科技大学出版社，2000. [8]．徐志军，徐光辉. CPLD/FPGA开发与应用. 北京：电子工业出版社，2002. [9]．Altera Corporation. Altera Digital Library. Altera,2002. [10]．Xilinx Inc. Data Book 2001. Xilinx,2000.