四、实验报告
思考题 1、为解决主从JK触发器的一次变化问题，对CP脉冲有何要求？ 2、 若将下降沿触发的JK触发器转换成D触发器，构成的D触发器是什么沿触发的？ 3、 触发器中的Sd和Rd各处于什么状态，触发器才能正常工作？ 4、为什么与非门构成的基本RS触发器的约束条件为S+R=1?如果基本R-S触发器由或非门构成，则其约束条件是什么？ ________
指导老师：
实验五 时序电路测试及研究
20
一、实验目的
二、实验原理
21
三、实验内容与步骤
1、异步二进制计数器 （1） Q1～Q4端状态画出状态转换图。 （2）将异步二进制加法计数改为减法计数，画出实验逻辑图并画出状态转换图。
22
2、异步二一十进制加法计数器 在CP端接连续脉冲，观察 CP、Qa、Qb、Qc及 Qd的波形并画出波形。 3、自循环移位寄存器——环形计数器． （1）按图5．3接线，将A、B、C、D置为1000，用单脉冲计数，记录各触发器状态。 改为连续脉冲计数，并将其中一个状态为“0”的触发器置为“1”（模拟干扰信号作用的结果）．观察计数器能否正常工作。分析原因。
23
（2）按图5．4接线，与非门用 74LS10三输人端与非门重复上述实验。与5.3图结果有什么不同？ 4、用D触发器和门电路设计一个十一进制计数器，设计的电路能自启动。 （1）画出电路逻辑图。 24