硬件工程师手册
三、布线
1、电源线与回线尽可能靠近，最好的方法各走一面。
2、为模拟电路提供一条零伏回线，信号线与回程线小与5：1。 3、针对长平行走线的串扰，增加其间距或在走线之间加一根零伏线。 4、手工时钟布线，远离I/O电路，可考虑加专用信号回程线。 5、关键线路如复位线等接近地回线。
6、为使串扰减至最小，采用双面＃字型布线。 7、高速线避免走直角。 8、强弱信号线分开。 四、屏蔽
1屏蔽 > 模型：
屏蔽材料吸收区域 入射 反射 发射 屏蔽效能SE(dB)＝反射损耗R(dB)＋吸收损耗A(dB)
高频射频屏蔽的关键是反射，吸收是低频磁场屏蔽的关键机理。
2、工作频率低于1MHz时，噪声一般由电场或磁场引起，(磁场引起时干扰，
一般在几百赫兹以内)，1MHz以上，考虑电磁干扰。单板上的屏蔽实体包括变压器、传感器、放大器、DC/DC模块等。更大的涉及单板间、子架、机架的屏蔽。
3、静电屏蔽不要求屏蔽体是封闭的，只要求高电导率材料和接地两点。电
磁屏蔽不要求接地，但要求感应电流在上有通路，故必须闭合。磁屏蔽要求高磁导率的材料做封闭的屏蔽体，为了让涡流产生的磁通和干扰产生的磁通相消达到吸收的目的，对材料有厚度的要求。高频情况下，三者可以统一，即用高电导率材料(如铜)封闭并接地。
4、对低频，高电导率的材料吸收衰减少，对磁场屏蔽效果不好，需采用高
磁导率的材料(如镀锌铁)。
5、磁场屏蔽还取决于厚度、几何形状、孔洞的最大线性尺寸。
6、磁耦合感应的噪声电压UN＝jwB.A.coso＝jwM.I1，(A为电路2闭合环路
- 16 -
硬件工程师手册
时面积；B为磁通密度；M为互感；I1为干扰电路的电流。降低噪声电压，有两个途径，对接收电路而言，B、A和COS0必须减小；对干扰源而言，M和I1必须减小。双绞线是个很好例子。它大大减小电路的环路面积，并同时在绞合的另一根芯线上产生相反的电动势。
7、防止电磁泄露的经验公式：缝隙尺寸 < λmin/20。好的电缆屏蔽层覆视
率应为70％以上。 五、接地
1、300KHz以下一般单点接地，以上多点接地，混合接地频率范围50KHz～
10MHz。另一种分法是：< 0.05λ单点接地；< 0.05λ多点接地。 2、好的接地方式：树形接地
3、信号电路屏蔽罩的接地。
接地点选在放大器等输出端的地线上。
4、对电缆屏蔽层，L < 0.15λ时，一般均在输出端单点接地。L<0.15λ时，
则采用多点接地，一般屏蔽层按0.05λ或0.1λ间隔接地。混合接地时，一端屏蔽层接地，一端通过电容接地。
5、对于射频电路接地，要求接地线尽量要短或者根本不用接线而实现接地。
最好的接地线是扁平铜编织带。当地线长度是λ/4波长的奇数倍时，阻抗会很高，同时相当λ/4天线，向外辐射干扰信号。 6、单板内数字地、模拟地有多个，只允许提供一个共地点。
1 2 3 多点接地。多级电路的接地选择告近低电平端并按信号由小到大逐步移动的原则。 单点接地
电源地
信号地
- 17 -
硬件工程师手册
7、接地还包括当用导线作电源回线、搭接等内容。 六、滤波
1、选择EMI信号滤波器滤除导线上工作不需要的高频干扰成份，解决高频
电磁辐射与接收干扰。它要保证良好接地。分线路板安装滤波器、贯通滤波器、连接器滤波器。从电路形式分，有单电容型、单电感型、L型、π型。π型滤波器通带到阻带的过渡性能最好，最能保证工作信号质量。 一个典型信号的频谱：
1
f1=
πτ
1 f2= πtr
－40dB/decade －20dB/decade 傅里叶变换
0.1A
tr T A 0.9A 0.5A
τ 2、选择交直流电源滤波器抑制内外电源线上的传导和辐射干扰，既防止EMI
进入电网，危害其它电路，又保护设备自身。它不衰减工频功率。DM(差摸)干扰在频率 < 1MHz时占主导地位。CM在 > 1MHz时，占主导地位。 3、使用铁氧体磁珠安装在元件的引线上，用作高频电路的去耦，滤波以及
寄生振荡的抑制。
- 18 -
硬件工程师手册
4、尽可能对芯片的电源去耦(1-100nF)，对进入板极的直流电源及稳压器和
DC/DC转换器的输出进行滤波(uF)。
Cmin≈△I△t/△Vmax △Vmax一般取2％的干扰电平。
注意减小电容引线电感，提高谐振频率，高频应用时甚至可以采取四芯电容。电容的选取是非常讲究的问题，也是单板EMC控制的手段。 七、其它
单板的干扰抑制涉及的面很广，从传输线的阻抗匹配到元器件的EMC控制，从生产工艺到扎线方法，从编码技术到软件抗干扰等。一个机器的孕育及诞生实际上是EMC工程。最主要需要工程师们设计中注入EMC意识。
Zp 较大电源 分配环路 ZL 芯片 去耦环路
第二节 可编程器件的使用
§3.2.1 FPGA产品性能和技术参数
一、FPGA概念：
用户现场可编程门阵列——FPGA器件（Field Programmable Gate Array）是八十年代中期出现的新概念，是一种可由用户自行定义配置的高容量密度的专用集成电路（ASIC）。FPGA概念由美国Xilinx公司首创，成为九十年代集成电路产业销售额增长速率最快的产品。 与EPLD器件（Erasable Programmable Logic Devices)相比，FPGA主要具有下述特点： 1）EPLD器件为逻辑块级可编程，而FPGA为逻辑门级可编程。
EPLD器件由不同个数的宏单元（Macrocell）组合而成，宏单元作为一个整体，其内部连线相对固定，因此其编程灵活性及逻辑容量均受到限制。FPGA为门级可编程，其编程灵活性与内部逻辑容量远大于EPLD。
2）FPGA器件集成度高，阵列引脚数多，功耗低。
- 19 -
硬件工程师手册
3）FPGA器件具有用户现场可编程的优越特性。
由于FPGA的现场可编程特性，其在线的电路调试与修改不须将FPGA从电路板中取出，因此能以多种封装形式（如PQFP、TQFP、BGA等）减小体积，增加引脚数量。而EPLD须用专门的编程器擦写，因而通常为PLCC封装，体积大，引脚相对较少。 4）EPLD器件为EPROM-base而FPGA为SRAM-base。 5）与EPLD器件相比较，FPGA的时延较难控制。 二、FPGA的基本结构与基本工作原理： 1、FPGA的组成与结构：
CLB:Configurable Logic Block IOB:Input/Output Block PIC:Programmable Interconnect SRAM阵列 内部晶体振荡器 2、FPGA的结构特点：
1）FPGA内部为逻辑单元阵列（LCA：Logic Cell Array）结构：
在FPGA中，CLB作为逻辑组件的基本单元，通过一定的内部连线连接在一起以综合阵列中的逻辑功能，形成LCA结构。CLB为门级结构，但LCA对用户而言表现为逻辑块的特性，使得LCA具有一个极强的逻辑解来实现优化的高密度门阵列。 2）FPGA内部逻辑功能的配置是基于内部阵列分布的SRAM原理：
FPGA器件的编程实现，实际上是由加载于其内部阵列分部的SRAM上的配置数据决定和控制各个CLB、IOB的逻辑功能及PIC之间的互连关系。因此，允许LCA靠简单的加载新的数据进行配置SRAM单元，从而实现芯片新的逻辑配置。通过加载不同的配置数据，芯片逻辑功能可不断更新，反复使用。 3、FPGA的基本工作原理： 1）FPGA的工作模式：
FPGA的工作模式有主动模式、周边模式和从动模式三种。不同的工作模式可通过模式选择控制位来控制。 A、主动模式：
在主动模式下，LCA自动地从外部PROM或EPROM加载配置的程序数据。主动模式又可分类如下：
主动并行低地址模式 主动并行模式
主动并行高地址模式 主动串行模式
- 20 -