硬件工程师手册
设计者可以交互式地指定命令，或者通过基于文本的命令文件去完成和种任务，诸如监视设计方案中的毛刺、振荡器和寄存器的建立和保持时间；到达用户定义的条件时，停止仿真；强制触发器为高或低电平；进行功能测试等。如果建立或保持时间、最小脉宽或振荡周期不合要求，Message Processor（信息处理器）就报告出现的问题。然后，设计者就可以使用信息处理器确定这个问题在Waveform Editor（波形编辑器）中发生的时间，并确定该错误在原始设计文件中的位置。 （1）功能仿真
MAX＋PLUSⅡSimulator（仿真器）支持功能仿真，可在对设计方案进行综合之前，测试其逻辑操作，使设计者能迅速知道逻辑上的错误并改正之。MAX＋PLUSⅡ的波形编辑器可显示功能仿真的结果，并且为访问设计（包括组合功能）中所有节点提供便利条件。 （2）定时仿真
在定时仿真里，MAX＋PLUSⅡ的仿真器在设计方案被综合和优化之后，对其进行测试。进行定时仿真的分辨率是0.1ns。 （3）多器件仿真
MAX＋PLUSⅡ可以把来自多个Altera器件的定时和/或功能信息组合起来，这样，设计者可以仿真几个器件在一起的工作。在同一设计中可以使用Altera不同系列的器件。 4.2、定时分析
MAX＋PLUSⅡ的Timing Analyzer（定时分析程序）可以计算到点的器件延时矩阵，确定器件引脚上的建立时间与保持时间要求，还计划最高的时钟频率。MAX＋PLUSⅡ的设计输入工具与Timing Analyzer 集成在一起，这样只需简单地设计中的起点和终端加上标志即可确定最短与最长的传播延时。此外，Message Processor（信息处理器）可以找出Timing Analyzer在设计文件中已证实的关键路径，并在适当的设计编辑器中显示之。 5、器件编程
图3.2.4.4 展示的MAX＋PLUSⅡProgrammer（编程器）使用Compiler生成的编程文件给Altera器件编程。它可以用来对器件编程、校验、试验、检查是否空白以及进行功能测试。编程器硬件包括一块附加的逻辑编程卡（用于PC－AT或兼容机），该卡驱动Altera的主编程部件（MPU－Master Programmer Unit）。MPU要进行连通性检查，以确保编程适配器与器件之间有良好的电接触。通过配套的编程适配器，MPU还支持功能测试，这样为仿真而建立的向量也可以应用于已编程器件，从而校验其功能。
Altera还提供FLEX卸装电缆和FLEX8000编程用的BitBlaster。FLEX8000卸载电缆可以把装在MPU上的任何配置EPROM编程适配器与样板系统中的一个FLEX8000相连。BitBlaster串行卸装电缆连接一个标准的RS－232端口，它向系统板上的FLEX8000器件提供配置数据。BitBlaster使PC和工作站用户能够独立地配置FLEX8000器件，而不需要MAX＋PLUSⅡ编程器或任何其它编程硬件。
对器件进行编程和校验的全部硬件和软件均可从Altera公司获得。其它还有很多编程器硬件厂家都能提供编程支持。
- 31 -
硬件工程师手册
图3.2.4.4
6、联机求助
联机求助可以访问MAX＋PLUSⅡ上的所有信息。包括所有MAX＋PLUSⅡ应用程序的完整的、最新的文档，各种信息的起因和可起的作用，关于Altera文档的参考资料，文本文件的格式（例如AHDL）及Altera器件与适配器的信息。
联机求助只能用击键或揿动鼠标来工作。按F1键可以即时访问对话框上的信息、高亮度的菜单命令或弹出式信息。键入shift+F1将鼠标指针变为一个问号，可以图元、宏功能、AHDL关键字等屏幕的任何项目上掀动鼠标以获得有关该项目上下文意义的帮助。
7、推荐的系统配置
为使MAX＋PLUSⅡ达到最佳效果，Altera推荐下述系统配置。 7.1、PC系统配置
□基于486或Pentium（奔腾）的PC－AT或兼容机 □16兆字节RAM
□DOS5.0或更高的版本 □Microsoft Windows3.1
□与Micosoft Windows兼容的图形卡与监视器
□1.44兆字节31英寸软盘驱动器或CD－ROM驱动器
2□适用于Microsoft Windows人3.1 的二键或三键鼠标器 □适用于逻辑编程卡的全长8位ISA插槽 □并行口
- 32 -
硬件工程师手册
7.2、Sun工作站系统配置
□使用彩色或单色监视器的Sun SPARC工作站 □32兆字节RAM
□Sun OS4.1.2（或Solaris 1.0）或更高版本
□Sun Open Windows 3.0（或Solaris 1.0）或更高版本 □ISO9660兼容的CD－ROM驱动器 7.3、HP工作站系统配置
□使用彩色或单色监视器的HP Series700工作站 □32兆字节RAM
□HP－UX 9.03或更高版本 □Hp-VUE
□ISO9660兼容的CD－ROM驱动器 7.4、DEC Alpha AXP工作站系统配置
□使用彩色或单色监视器的DEC Alpha APX工作站 □32兆字节RAM
□OSF/1 1.3或更高版本 □Motif 1.2或更高版本
□ISO 9660兼容的CD－ROM驱动器
§3.2.5 VHDL语言
一、VHDL的基本概念：
VHDL（VHSIC Hardware Description Language）是70年代末80年代初美国国防部提出的VHSIC（Very High Speed Integrated Circuit）计划的产物。VHDL诞生于1981年，新语言的目标有两方面：首先是设计者企图用这种语言描述复杂的电路系统；其次他们希望这种语言成为一种标准，使之在VHSIC计划中各种成员能按标准的格式向其他成员提供设计。1987年12月VHDL被接纳作为IEEE1076标准，目前，计算机辅助工程工作站制造厂家的整个业界正在把VHDL作为它们的仿真、综合与布图等工具的输入与输出的标准，VHDL正迅速地被接纳为一种通用的设计交换媒介，成为一种工业级标准语言。 二、VHDL的基本术语：
在VHDL中，有的术语几乎要用于VHDL的每一种描述，因此在进一步介绍VHDL语言以前必须对这些基本术语作一清楚描述。 1、实体（entity）：
实体与VHDL的所有设计有关，是VHDL设计中最基本的模块。在分层设计中，顶层设计
- 33 -
硬件工程师手册
中有顶层实体，底层设计中有底层实体，底层实体包含于顶层实体之中。VHDL中的实体，具体地说可与电原理图中的器件符号相对应，它描述对外接口、端口数目、端口方向与端口类型等信息。
下面的例子给出一个二选一的数据选择器的实体描述： ENTITY mux2 IS
PORT(i0:IN std_logic; i1:IN std_logic; cnt:IN std_logic; y:OUT std_logic); END mux2;
其中大写的词为VHDL的关键字，小写的词可由用户自行定义。在上例中，mux2代表实体名，i0、i1为实体mux2的两个输入，cnt为输入控制端，y为输出端，IN、OUT代表信号端口的方向，std_logic为VHDL中定义的一种标准逻辑数据类型。需说明的是，大写与小写在VHDL中是不敏感的，本文中的大写只是为了表示VHDL语言中的固定结构。 2、结构体（architecture）：
所有能被仿真的实体都有一个结构体描述，结构体描述实体的结构组成或行为功能。一个实体可以有多个结构体，一种结构体可能为实体的行为描述，而另一种结构体可能为实体的结构描述。因此，结构体可分为结构型结构体和行为型结构体。 1)行为型结构体：
行为型结构体描述实体的行为功能，如下例为实体mux2的行为型结构体： ARCHITECTURE mux2_behav OF mux2 IS BEGIN
y<=i0 WHEN cnt=?0? ELSE i1; END mux2_behav;
其中mux2_behav为结构体名，mux2为实体名，BEGIN和END之间的部分为结构体的功能描述，它表示当cnt=?0?时选择i0输出到y，否则选i1为输出。 2）结构型结构体：
结构型结构体描述实体的结构组成，如下例为实体mux2的结构型结构体： ARCHITECTURE mux2_arch OF mux2 IS SIGNAL temp0:std_logic; SIGNAL temp1:std_logic; SIGNAL temp2:std_logic; COMPONENT and2
PORT(i1:IN std_logic;
- 34 -
硬件工程师手册
i2:IN std_logic; o:OUT std_logic); END COMPONENT; COMPONENT or2
PORT(i1:IN std_logic; i2:IN std_logic; o:OUT std_logic); END COMPONENT; BEGIN
temp0<=NOT cnt; U1:and2
PORT MAP(i0=>cnt,i1=>i1,o=>temp1); U2:and2
PORT MAP(i0=>i0,i1=>temp0,o=>temp2); U3:or2
PORT MAP(i0=>temp1,i1=>temp2,o=>y); END mux2_arch;
其中，mux2_arch为结构体名，可由用户自行定义，mux2为实体名。关键词ARCHITECTURE和BEGIN之间的区域为变量说明区，中间信号变量、元件及常量等可在该区中定义，上例中定义了三个中间信号变量temp0-temp3，它们均为std_logic的标准逻辑数据类型。该区中还定义了两个元件and2和or2，用于构造实体mux2。and2和or2均有三个信号端，i1、i2为两个信号输入端，o为信号输出端，它们均为std_logic类型。BEGIN与END之间的部分为结构型结构体描述部分，它给出了构成实体mux2的各个元件的具体连接与装配关系，即实体的结构。
3、配置（configuration）：
由于一个实体可有多个结构体，所以在给定的仿真中，对于某实体选用哪一个结构体须由配置语句给予说明，如下例：
CONFIGURATION mux2_config OF mux2 IS FOR mux2_behav END FOR; END mux2_config;
该例指定对实体mux2采用行为型结构体mux2_behav，其中mux2_config为用户定义的配置体名称。
4、属性（attribute）：
- 35 -