附图3-4 半加器电路
(三)分析、测试全加器的逻辑电路 1. 写出附图3-5电路的逻辑表达式
附图3-5 由与非门组合成的全加器电路
2. 列出真值表 Ai 0 0 1 1 0 0 1 1 16
Bi 0 1 0 1 0 1 0 1 Ci-1 0 0 0 0 1 1 1 1 S X1 X2 X3 Si Ci
3.根据真值表画出逻辑函数Si、Ci卡诺图
4. 按附图3-5的要求，选择与非门并接线，进行测试，将测试结果填入下表，并与上面真值表进行比较逻辑功能是否一致。 Ai 0 0 1 1 0 0 1 1
(四)分析、测试用异或门、或非门和非门组成的全加器逻辑电路 根据全加器的逻辑表达式
全加和 Si=Ai⊕Bi⊕Ci-1
进 位 Ci=(Ai⊕Bi)·Ci-1+ Ai·Bi
可知一位全加器可以用两个半加器和两个与门一个或门组成。(使用74LS86 74LS08 74LS32三种芯片)
1.画出用上述门电路实现的全加器逻辑电路。 2.按所画的原理图，选择器件，并在实验箱上接线。
3.进行逻辑功能测试，将测试结果填入自拟表格中，判断测试是否正确。 (五)观察冒险现象（这一个内容选做，有能力的同学最后做下实验看看现象）
17
Bi 0 1 0 1 0 1 0 1 Ci-1 0 0 0 0 1 1 1 1 Si Ci
按附图3-6接线，当B=1，C=1时，A输入矩形波(f=1MHz以上)，用示波器观察Z输出波形。
然后，试用添加校正项的方法消除险象。
附图3-6
五、实验预习要求
1.复习组合逻辑电路的分析方法。
2.复习用与非门和异或门构成半加器、全加器的工作原理。 3.复习组合电路险象的种类，产生原因，如何防止？ 4.根据实验任务要求，设计好必要的线路。 六、实验报告
1.整理实验数据、图表，并对实验结果进行分析讨论。 2.总结组合电路的分析与测试方法。 3.对险象进行讨论。
18
实验四 触发器及其应用
一、实验目的
1、掌握基本RS、JK、D和T触发器的逻辑功能 2、掌握集成触发器的逻辑功能及使用方法 3、熟悉触发器之间相互转换的方法 二、实验原理
触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。 1、基本RS触发器
图8－1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S＝R＝1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发生，表4－1为基本RS触发器的功能表。
基本RS触发器。也可以用两个“或非门”组成，此时为高电平触发有效。 表4－1 输 入 输 出 Qn+1 1 0 Qn φ S 0 1 1 0 2、JK触发器
R 1 0 1 0 Qn+1 0 1 Qn φ 在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS76双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图4－2所示。
19
JK触发器的状态方程为
Qn+1 ＝JQn＋KQn
J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q与Q 为两个互补输出端。通常把 Q＝0、Q＝1的状态定为触发器“0”状态；而把Q＝1，
Q＝0定为“1”状态。
图4－2 74LS76双JK触发器引脚排列及逻辑符号
下降沿触发JK触发器的功能如表4－2 表4－2
输 入 输 出 J × × × 0 1 0 1 × K × × × 0 0 1 1 × Qn+1 1 0 φ Qn 1 0 SD 0 1 0 1 1 1 1 1 RD 1 0 0 1 1 1 1 1 CP × × × ↓ ↓ ↓ ↓ ↑ Qn+1 0 1 φ Qn 0 1 Qn Qn Qn Qn 注：×— 任意态 ↓— 高到低电平跳变 ↑— 低到高电平跳变
Qn（Qn ）— 现态 Qn+1（Qn+1 ）— 次态 φ— 不定态
20