JK触发器常被用作缓冲存储器，移位寄存器和计数器。 3、D触发器
在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为 Q
n+1
＝D，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的
n
状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双D 74LS74、四D 74LS175、六D 74LS174等。
图4－3 为双D 74LS74的引脚排列及逻辑符号。功能如表4－3。
图4－3 74LS74引脚排列及逻辑符号
表4－3 表4－4
输 入 输 出 D × × × 1 0 × Qn＋1输 入 输出 T × × 0 1 Qn1 ＋SD 0 1 0 1 1 1 RD 1 0 0 1 1 1 CP × × × ↑ ↑ ↓ Qn＋1 0 1 φ 0 1
SD 0 1 1 1 RD CP 1 0 1 1 × × ↓ ↓ 1 0 φ 1 0 Qn 1 0 Qn Qn Qn 4、触发器之间的相互转换
在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其它功能的触发器。例如将JK触发器的J、k两端连在一起，并认它为T端，就得到所需的T触发器。如图4－4(a)所示，其状态方程为： Qn+1 ＝TQn ＋TQn
21
(a) T触发器 (b) T'触发器
图4－4 JK触发器转换为T、T'触发器
T触发器的功能如表4－4。
由功能表可见，当T＝0时，时钟脉冲作用后，其状态保持不变；当T＝1时，时钟脉冲作用后，触发器状态翻转。所以，若将T触发器的T端置“1”，如图4－4(b)所示，即得T'触发器。在T'触发器的CP端每来一个CP脉冲信号，触发器的状态就翻转一次，故称之为反转触发器，广泛用于计数电路中。
同样，若将D触发器Q 端与D端相连，便转换成T'触发器。如图4－5所示。 JK触发器也可转换为D触发器，如图4－6。
图4－5 D转成T' 图4－6 JK转成D 5、CMOS触发器
（1）CMOS边沿型D触发器
CC4013是由CMOS传输门构成的边沿型D触发器。它是上升沿触发的双D触 发器，表4－5为其功能表，图4－7为引脚排列。
表4－5
输 入 S 1 0 1 0 0 R 0 1 1 0 0 CP × × × ↑ ↑ D × × × 1 0 输 出 Qn1 ＋1 0 φ 1 0 22
0
0 ↓ × Qn
图4－7 双上升沿D触发器 （2）CMOS边沿型JK触发器
CC4027是由CMOS传输门构成的边沿型JK触发器，它是上升沿触发的双JK 触发器，表4－6为其功能表，图4－8为引脚排列。
表4－6
输 入 S 1 0 1 0 0 0 0 0 R 0 1 1 0 0 0 0 0 CP × × × ↑ ↑ ↑ ↑ ↓ J × × × 0 1 0 1 × K × × × 0 0 1 1 × 输 出 Qn1 ＋ 图4－8 双上升沿J－K触发器
1 0 φ Qn 1 0 Qn Qn CMOS触发器的直接置位、复位输入端S和R是高电平有效，当S＝1（或R＝1）时，触发器将不受其它输入端所处状态的影响，使触发器直接接置1（或置0）。但直接置位、复位输入端S和R必须遵守RS＝0的约束条件。CMOS触发器在按逻辑功能工作时，S和R必须均置0。
三、实验设备与器件
1、＋5V直流电源 2、双踪示波器
23
3、连续脉冲源 4、单次脉冲源 5、逻辑电平开关 6、逻辑电平显示器 7、74LS76 74LS00 74LS74 四、实验内容
1、测试基本RS触发器的逻辑功能
按图4－1，用两个与非门组成基本RS触发器，输入端R、S接逻辑开关的输出插口，输出端 Q、
Q接逻辑电平显示输入插口，按表4－7要求测试，记录之。
表4－7 R 1 S 1→0 0→1 Q Q 1→0 1 0→1 0
0 2、测试双JK触发器74LS76逻辑功能 (1) 测试RD 、SD的复位、置位功能
任取一只JK触发器，RD、SD、J、K端接逻辑开关输出插口，CP端接单次脉冲源，Q、Q端接至逻辑电平显示输入插口。要求改变RD，SD（J、K、CP处于任意状态），并在RD＝0（SD＝1）或SD＝0（RD＝1）作用期间任意改变J、K及CP的状态，观察Q、Q状态。自拟表格并记录之。 (2) 测试JK触发器的逻辑功能
按表4－8的要求改变J、K、CP端状态，观察Q、Q状态变化，观察触发器状态更新是否发生在CP脉冲的下降沿（即CP由1→0），记录之。
(3) 将JK触发器的J、K端连在一起，构成T触发器。 在CP端输入1HZ连续脉冲，观察Q端的变化。
在CP端输入1KHZ连续脉冲，用双踪示波器观察CP、Q、Q端波形，注意相位关系，描绘之。
24
表4－8
J K CP 0→1 1→0 0→1 1→0 0→1 1→0 0→1 1→0 Qn1 ＋Qn＝0 Qn＝1 0 0 0 1 1 0 1 1
3、测试双D触发器的逻辑功能
(1) 用74LS76JK触发器及与非门构成D触发器，如图：
图 4-9
(2) 测试D触发器的逻辑功能
按表4－9要求进行测试，并观察触发器状态更新是否发生在CP脉冲的上升沿（即由0→1），记录之。
25