毕业论文
为参考基准电压 12 13 14 15 16 17 20 21 22 23 24 Rset VOUTN VOUTP VINN VINP DACBP IOUTB IOUT RESET DVDD DGND 数模转换器外部管脚。Rset通过一个3.92 k?的小电阻为参考基准电压。 负电平输出端。比较器的互补CMOS逻辑负电平输出。 正电平输入端。比较器的CMOS逻辑正电平输出。 负电平输入端。比较器反向输入。 正电平输入端。比较器正向输入。 数模转换器的旁路连接端。 与IOUT端具有相同特性的DAC互补输出端，IOUTB=IOUT（SFDR最佳时）。 数模转换器的正输入端。输出电流粗要转换为电压，一般通过电阻或转换器与地相接。 主复位端，高电平有效。可使DDS累加器及相位补偿寄存器清零。上电后，要先复位再写如程序控制字。 数字电路的正电平输入端。 数字地。 表3.1 AD9851引脚功能表
AD9851采用先进的CMOS集成技术，当其工作在最高时钟频率180MHz，电源电压为+5v时，功毫仅为550mW，当电源电压大于3v时，它可在-40℃～+85℃下正常工作，当电源电压低于3v时，AD9851可在0℃～+85℃下工作。
上电复位后，AD9851相位累加器的值为0，输出直流，相位偏移寄存岂的值为0，内部程序地址指针指向W0，掉电位清零（不掉电工作），6倍频器不工作，但40位输入寄存岂未被清零，同时AD9851被自动置为行输入模式，40bits控制字通过8位数据线分5次装入40位输入寄存器，其8bits×5并行输入数据/控制字功能表如表3.2所示： 数据位 D7 D6 D5 D4 D3 D2
W0 Phase-b4 (MSB) Phase-b3 Phase-b2 Phase-b1 Phase-b0 (LSB) W1 Freq-b31 (MSB) W2 W3 W4 Phase-b23 Phase-b15 Phase-b8 Phase-b30 Phase-b22 Phase-b14 Phase-b6 Phase-b29 Phase-b21 Phase-b13 Phase-b5 Phase-b28 Phase-b20 Phase-b12 Phase-b4 Phase-b27 Phase-b19 Phase-b11 Phase-b3 Power-Down Phase-b26 Phase-b18 Phase-b10 Phase-b2 毕业论文
D1 D0 Logic 0* Multiplier Enable Phase-b25 Phase-b17 Phase-b9 Phase-b1 Phase-b0 (LSB) 6×TEFCLOCK Phase-b24 Phase-b16 Phase-b8 表3.2 并行输入方式
其中，W0中的D3～D7为相位调制字，D2为掉电方式控制字，D2=0为非掉电方式，D2=1为掉电方式，D1在并行方式下始终为0，D0为6倍频器使能位，D0=0，6倍频不工作，D0=1，启用6倍频器，W1～W4为输入频率控制字。控制字输入受电平信号控制，W CLK端每来一个上升沿就并行输入一次8bits数据，输入数据的顺序依次为：W0-W1-W2-W3-W4，W CLK端来5个上升沿，8bits×5次数据输入完后，40bit输入寄存器满，这时在FQUD端来一个上升沿，即可启动DDS核心工作产生所设置的频率信号，同时AD9851内部程序地址指针又回到W0。 串行输入控制字功能表如表3.3所示： W0 Freq-b0 LSB W10 Freq-b10 W1 Freq-b1 W2 Freq-b2 W3 Freq-b3 W4 Freq-b4 W5 Freq-b5 W6 Freq-b6 W7 Freq-b7 W8 Freq-b8 W9 Freq-b9 W11 Freq-b11 W12 Freq-b12 W13 Freq-b13 W14 Freq-b14 W15 Freq-b15 W16 Freq-b16 W17 Freq-b17 W18 Freq-b18 W19 Freq-b19 W20 Freq-b20 W21 Freq-b21 W22 Freq-b22 W23 Freq-b23 W24 Freq-b24 W25 Freq-b25 W26 Freq-b26 W27 Freq-b27 W28 Freq-b28 W29 Freq-b29 W30 Freq-b30 W31 Freq-b31 W32 Freq-b32 W33 Freq-b33 W34 Freq-b34 W35 Freq-b35 W36 Freq-b36 W37 Freq-b37 W38 Freq-b38 W39 Freq-b39 表3.3 串行输入方式
当以串行异步方式输入控制字时，一般可先复位，再以并行方式输入第一个控制字W0=XXXXX011，然后在FQUD端输入一个上升沿信号，即可将AD9851设置为串行输入模式，这时可以以串行方式立即输入40bits控制字。AD9851 40bits串行输入控制字功能如表3.3所示。在串行输入模式下，40个连续的WCLK上升沿将40bits数据通过AD9851的25脚（D7）按照存器，产生一个所设置的频率信号输出。
在这里给出了单片机控制下的直接数字合成模块并行输入方式的设计电路图3.3所示：
的顺序依次送入40位输入寄
毕业论文
图3.3 AD9851及滤波器电路
选用一个20MHz高稳定有源晶振，既保证输出频率稳定，减小高频辐射，又提高了
系统的电磁兼容能力。控制电路初始化AD9851，时钟信号为120MHz，DDFS在脉冲展宽信号的激励下产生线性调频信号。然后经过滤波器滤除带外的杂散和谐波分量，得到比较纯净的正弦信号。
下面分析AD9851实现准确频偏调频的计算过程：
AD9851有源晶振频率为20MHz, 内部6倍频，即工作频率120MHz，频率控制字FSW为32位，则1Hz频偏控制字ΔFSW为：
232/(120?106)?35.7913 （3.1） 10kHz时的频偏控制字即：
ΔFSW×10000=35．7913×10000＝357913 （3.2）
1010位ADC采样调频，则量化峰值2/2＝512对应最大频偏10kHz，则
每单位量化值的频偏控制字为：
357913/512?699 （3.3）
则实时频偏控制字：
ΔFSW＝频率控制字的改变值＝（ADC采样值－直流电平）×699 （3.4） 3.2 单片机控制电路设计
AT89S51是一种带4K字节闪烁可编程可擦除只读存储器FPEROM的低电压，高性能CMOS8位微处理器，俗称单片机。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89S51是一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。 3.2.1 主要特性
·与MCS-51 兼容 ·128*8位内部RAM ·4K字节可编程闪烁存储器 ·32可编程I/O线 ·寿命：1000写/擦循环 ·两个16位定时器/计数器
毕业论文
·数据保留时间：10年 ·5个中断源 ·全静态工作：0Hz-24Hz ·可编程串行通道 ·三级程序存储器锁定 ·低功耗的闲置和掉电模式 ·片内振荡器和时钟电路 3.2.2 主要功能介绍
VCC：供电电压+5V GND：接地
P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。
P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。
P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。
P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。 P3口同时为闪烁编程和编程校验接收一些控制信号。
RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。 /PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。 /EA/VPP：当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不
毕业论文
管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。 3.3 调幅模块设计 3.3.1 MC1496内部结构
振幅调制部分主要采用模拟乘法器集成芯片来实现。高频电子线路中的振幅调制，同相检波，混频，倍频，鉴频，鉴相等调制与解调的过程，都可以视为两个信号相乘或者包含相乘的过程。采用集成模拟乘法器实现上述功能比采用分立期间简单得多，而且性能优越。所以目前在无线通信，广播电视等方面应用较多。集成模拟乘法器的常见产品有MC1495/1496，LM1595/15966等。新产品有超高频模拟乘法器AD834（其带宽BW=500MHz～1GHz），AD835，超高精度模拟乘法器AD734（其带宽BW=40MHz,精度为0.1%），其中后面三种也都是美国AD公司的产品。本系统用比较普通的MC1496来实现调幅功能，它是MOTOROLA公司生产的，是通信专用IC，也是业余无线电收发讯机常用IC。下面介绍一下MC1496芯片。
MC1496是双平衡四象限模拟乘法器，其内部电路如图3.4所示：
图3.4 MC1496内部电路图
其中，T1，T2于T3，T4组成双差分放大器，集电极负载电阻是Rc1,Rc2。T5，T6组成的单差分放大器用于激励T1～T4。T7，T8及其偏置电路构成恒流电路。引脚8和10接输入电压vx，1和4接另一输入电压vy，输出电压Vo从引脚6和12输出。引脚2和