北京交通大学2008届硕士毕业论文
标机的概念，主机用于程序的开发，目标机作为最后的执行机，开发时需要交替结合进行。
这里指采用高性能嵌入式系统比如ARM。如果采用此方案，可以很好的解决数据处理和控制功能，但是ARM价格昂贵且本科阶段很少接触，在短时间内完成困难比较大。
2.2.2采用大规模可编程逻辑器件
大规模可编程逻辑器件是EDA得以实现的硬件基础，通过编程，可灵活方便地构建和修改数字电子系统。可编程逻辑器件是集成电路技术发展的产物，很早以前，电子工程师们就曾设想设计一种逻辑可再编程的器件，但由于集成电路规模的限制，难以实现.二十世纪七十年代，集成电路技术迅猛发展，随着集成电路规模的增大，MSI，LSI出现，可编程逻辑器件才得以诞生和迅速发展。这里指采用大规模可编程逻辑器件，如FPGA，CPLD。但本题属于控制类，不适合采用此方案。
1、 FPGA (1) FPGA的概述
FPGA是英文Field－Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
?? FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。
6
北京交通大学2008届硕士毕业论文
(2) PGA的基本特点主要有：??
A) 采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。
B) FPGA可做其它全定制或半定制ASIC电路的中试样片。?? C) FPGA内部有丰富的触发器和I／O引脚。????
D) FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。??
E) FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。????
(3) FPGA的应用
FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。??FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。????
(4) FPGA配置模式：并行主模式为一片FPGA加一片EPROM的方式；主从模式可以支持一片PROM编程多片FPGA；串行模式可以采用串行PROM编程FPGA；外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程。
7
北京交通大学2008届硕士毕业论文
2、CPLD
(1) CPLD的概述
CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。
CPLD主要是由可编程逻辑宏单元(MC，Macro Cell)围绕中心的可编程互连矩阵单元组成。其中MC结构较复杂，并具有复杂的I/O单元互连结构，可由用户根据需要生成特定的电路结构，完成一定的功能。由于CPLD内部采用固定长度的金属线进行各逻辑块的互连，所以设计的逻辑电路具有时间可预测性，避免了分段式互连结构时序不完全预测的缺点。
(2) CPLD可编程器件特点
它具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点，可实现较大规模的电路设计，因此被广泛应用于产品的原型设计和产品生产(一般在10,000件以下)之中。几乎所有应用中小规模通用数字集成电路的场合均可应用CPLD器件。CPLD器件已成为电子产品不可缺少的组成部分，它的设计和应用成为电子工程师必备的一种技能。 2.2.3采用单片机芯片
采用2片高性能单片机来实现，一片用来处理音频信号接收，同时控制车
8
北京交通大学2008届硕士毕业论文
载单片机，担当主控单片机。另一块作为从单片机，用来控制小车运动。
1、AT89C52单片机的概述
AT89C52单片机是宏晶科技生产的单时钟/机器周期(1T)的单片机，是高速/低功耗/超强抗干扰的新一代8051单片机，指令代码完全兼容传统8051,但速度快8-12倍。内部集成MAX810专用复位电路,2路PWM,8路高速10位A/D转换(250K/S),针对电机控制，强干扰场合。
2、AT89C52单片机的特点
(1) 增强型8051 CPU，1T，单时钟/机器周期，指令代码完全兼容传统8051。 (2) 工作电压：AT89C52系列工作电压：5.5V- 3.3V（5V单片机）STC12LE5A60S2系列工作电压：3.6V- 2.2V（3V单片机）。
(3) 工作频率范围：0 - 35MHz，相当于普通8051的0～420MHz。
(4) 用户应用程序空间8K /16K / 20K / 32K / 40K / 48K / 52K / 60K / 62K字节。.
(5) 片上集成1280字节RAM。
(6) 通用I/O口（36/40/44个），复位后为：准双向口/弱上拉（普通8051传统I/O口）可设置成四种模式：准双向口/弱上拉，推挽/强上拉，仅为输入/高阻，开漏每个I/O口驱动能力均可达到20mA，但整个芯片最大不要超过55mA。 (7) ISP（在系统可编程）/IAP（在应用可编程），无需专用编程器，无需专用仿真器可通过串口（P3.0/P3.1）直接下载用户程序，数秒即可完成一片。 (8) 有EEPROM功能(STC12C5A62S2/AD/PWM无内部EEPROM)。 (9) 看门狗。
(10) 内部集成MAX810专用复位电路（外部晶体12M以下时，复位脚可直接
9
北京交通大学2008届硕士毕业论文
1K电阻到地）
(11) 外部掉电检测电路:在P4.6口有一个低压门槛比较器，5V单片机为1.32V，误差为+/-5%,3.3V单片机为1.30V，误差为+/-3%。
(12) 时钟源：外部高精度晶体/时钟，内部R/C振荡器(温漂为+/-5%到+/-10%以内) 1用户在下载用户程序时，可选择是使用内部R/C振荡器还是外部晶体/时钟。常温下内部R/C振荡器频率为：5.0V单片机为：11MHz～15.5MHz； 3.3V单片机为：8MHz～12MHz；精度要求不高时，可选择使用内部时钟，但因为有制造误差和温漂，以实际测试为准。
(13) 共4个16位定时器 两个与传统8051兼容的定时器/计数器，16位定时器T0和T1，没有定时器2，但有独立波特率发生器；做串行通讯的波特率发生器，再加上2路PCA模块可再实现2个16位定时器。
(14) 2个时钟输出口，可由T0的溢出在P3.4/T0输出时钟，可由T1的溢出在P3.5/T1输出时钟。
(15) 外部中断I/O口7路,传统的下降沿中断或低电平触发中断，并新增支持上升沿中断的PCA模块，Power Down模式可由外部中断唤醒，INT0/P3.2，INT1/P3.3，T0/P3.4，T1/P3.5，RxD/P3.0，CCP0/P1.3(也可通过寄存器设置到P4.2 )，CCP1/P1.4 (也可通过寄存器设置到P4.3)。
(16) PWM(2路）/PCA（可编程计数器阵列,2路），也可用来当2路D/A使用，也可用来再实现2个定时器，也可用来再实现2个外部中断(上升沿中断/下降沿中断均可分别或同时支持)。
(17) A/D转换，10位精度ADC，共8路，转换速度可达250K/S(每秒钟25万次)。
10