全都是0。
二．各模块设计原理
1.扫描显示模块及原理
扫描时钟CLK在某一周期内，3-8译码器输入扫描信号SEL2 SEL1 SEL0，译码器输出位控信号MS8-MS1，控制八位显示器开关管。此时，只有一个显示器点亮。
四位八选一数据选择器根据数据选择信号SEL2 SEL1 SEL0的数值从八路输入数据中选择一路数据（一位BCD码）送给BCD七段显示译码器，通过BCD七段显示译码器译成七段显示码，驱动七段显示器，显示具体内容。
在连续8个时钟周期内，八个显示器轮流点亮一个时钟周期。只要输入连续时钟CLK，就能实现吧个显示器扫描显示。
利用人眼的视觉惯性，扫描频率应该大于50HZ，根据计数器的分频关系，实际扫描频率CLK应该大于200HZ左右。
11
八选一数据选择器电路图及编码如下
12
2. 时钟计时模块
数字钟的计时电路包括秒位、分位、时位三部分。其中秒位与分位均为60进制计时，时位为24进制计时。这样我们只需设计模60和模24两种计数器即可。秒向分进位，分向时进位，这样把两个模60和一个模24计数器级联就可以得到时钟的计时电路。
a.60进制计数器
13
60进制采用十进制的74160和十六进制的74161组合，74160做低位，到10时给74161进位。选择了4个输入的与非门来连接74 160的Q3、Q0输出端和74161的Q6、Q4输出端。从而实现59跳0的60进制计数器组合电路。RESET是置零，CLK是脉冲信号。Co是给下一个60进制或24进制进位输出。Q[3..0]和Q[7..0]是晶体管上的分、秒的十位和个位。
封装后如下
b.24进制计数器
24进制的组合电路和60 进制差不多，由于小时前面没有进位了，所以少了个进位输出。并且选择了3个输入的与非门来连接74 160的Q1、Q0输出端和74161的Q5输出端。从而实现23跳0的24进制计数器组合电路。
电路图和封装电路图如下
14
3.整点报时模块
整点报时原理是利用时钟的分钟和秒都为零时给蜂鸣器一个信号，使其发声。时间持续1秒钟。可以看到的是，上图中有个CL信号。它是闹铃的信号，它与整点报时的信号共用一个蜂鸣器。下面会有解释。
15