4.闹铃模块
闹铃模块有四个部分: 定时和储存模块, 闹铃显示和时钟显示切
换模块, 闹铃与时钟数值比较模块, 闹铃输出到蜂鸣器模块。组成闹钟有一个存储电路（由两个计数器组成），计数器由两个开关控制，用来对闹钟的分钟和时钟设定，当开关都打到不送脉冲的状态，两个计数器都保持，从而达到存储的目的。比较电路用来比较闹钟时间和时钟计时器时间，它们一致时，输出为1，这 样 可 以 驱 动 报 时模块。最后，利用显示电路将闹钟的时间设定输出。要使闹钟起到提醒作用，还要有铃声，这里用1khz脉冲作为蜂鸣器的信号源。 a.定时和储存模块
电路主要由24进制和60进制的计数器组成。外围两个开关SETHOUR,SETMIN是用来给两个计数器脉冲。每按一次开关,就给计数器一个脉冲,计数器计数,计到要设定的值。停止按键,计数器保持。 b.闹铃显示和时钟显示切换模块
16
封装后的电路图如上。A1,A2,A3,A4是时钟的显示，B1，B2，B3，B4是闹铃的显示。开关A的作用就是选择时钟显示还是闹铃显示。其内部结构如下图。
它主要由8个与门，4个或门，一个非门组成。SET输入0或1信号。当SET为1时，上面4个与门接受a1,a2,a3,a4四个信号。而下面四个b1,b2,b3,b4信号由于SET通过非门后，变为0，所以不接受。然后a1,a2,a3,a4再经过四个或门输出。当SET为0时，原理相似。
17
c.闹铃与时钟数值比较模块
闹铃与时钟数值比较模块由四个7485比较器组成。每个7485按
要求把控制端口接1和0，然后利用他们分别比较小时与分钟的二进制数值。都相等时，都由AEBO输出1。然后将CL1,CL2,CL3,CL4四个信号汇总到CL。电路图如下。
d.闹铃输出到蜂鸣器模块
18
如上图，闹铃与整点报时共用一个蜂鸣器。 三．管脚分布
19
四．讨论与心得
本次实验课程共六天时间。第一天上午是理论课程学习，随后就是上机实验。刚开始时，我们每个人通过练习六个实验来熟悉掌握MAX+Plus2软件和ALTERA FLEX EPF10K10LC84-4实验平台。实验的难度循序渐进。为后来自己设计数字时钟打下基础。在时钟设计电路时，遇到了不少困难，比如说时钟与闹铃的显示切换。想了一天，没有结果，最后还是晚上在宿舍与室友讨论时，得到结果的。通过这次实验，我了解了一般数字时钟的构成原理。并且学会与同学共同发现问题，讨论问题，解决问题。
20