置位输入（SD）复位输入（RD）、时钟输入（CP）和数据输出（Q、Q）。SD、RD的低电平使输出预置或清除，而与其它输入端的电平无关。当SD、RD均无效（高电平）时，符合建立时间要求的D数据在CP上升沿作用下传送到输出端。
图3.1.13 74LS74的引脚图
图3.1.14 74LS74的功能表
图3.1.15 由晶振构成的秒脉冲发生器
(注：由晶振构成的秒脉冲发生器不能Multisim 10.0中仿真，否则会发生错误)
第 11 页 共 32 页
2013-8-8
3.2计数器电路
根据数字时钟的原理框图2.1可知，整个计数器电路由秒计数器、分计数器和时计数器串接而成。秒脉冲信号经过6级计数器，分别得到秒个位、秒十位、分个位、分十位以及时个位、时十位的计时。显示6位的“时”、“分”、“秒”需要6片中规模的计数器。其中，秒计数器和分计数器都是六十进制，时计数器为二十四/十二进制，都选用74160来实现。实现的方法采用反馈清零法。
3.2.1六十进制计数电路
秒计数器和分计数器各由一个十进制计数器（个位）和一个六进制计数器（十位）串接组成，形成两个六十进制计数器，其中个位计数器接成十进制形式。十位计数器选择QB与QC端做反馈端，经与非门输出至控制清零端CLR，接成六进制计数形式（计数至0110时清零）。个位与十位计数器之间采用同步级联复位方式，将个位计数器的进位输出端RCO接至十位计数器的时钟信号输入端CLK，完成个位对十位计数器的进位控制。将十位计时器的反馈清零信号经非门输出，作为六十进制的进位输出脉冲信号，即当计数器计数至60时，反馈清零的低电平信号输入CLR端，同时经非门变为高电平，在同步级联方式下，控制高位计数器的计数。
创建如图3.2.1所示的电路，IO1~IO4是个位数码管的显示输出端，IO5~IO8是十位数码管的显示输出端，IO9接电源，给两个芯片的使能端提供高电平，IO10在此电路作为秒计数电路时接秒信号产生电路，作为分计数电路时接秒计数电路提供过来的进位信号（即接至秒计数器的CLR端）。IO11作为低位计数器的进位输出，与高位计数器的时钟信号端相连。
图3.2.1六十进制计数电路
3.2.2二十四/十二进制计数电路
创建如图3.2.2所示的电路，IO1~IO4是个位数码管的显示输出端，IO5~IO8是十位数码管的显示输出端，IO9接电源，给两个芯片的使能端提供高电平，IO10
第 12 页 共 32 页
2013-8-8
接分计数电路提供过来的进位信号（即接至分计数器的CLR端）。IO11连接了两个计数器的清零端，因此可以通过双向开关接IO12和IO13以实现对与非门的选择，从而完成进制的转换。
分计数器需要的是一个二十四/十二进制转换的递增计数电路。个位和十位计数器均连接成十进制计数形式，采用同步级联复位方式。将个位计数器进位输出端RCO接至十位计数器的时钟信号输入端CLK，完成个位对十位计数器的进位控制。若选择二十四进制，十位计数器的输出端QB和个位计数器的输出端QC通过与非门控制两片计数器的清零端CLR，当计数器的输出状态为00100100时，立即反馈清零，从而实现二十四进制递增计数。若选择十二进制，十位计数器的输出端QA和个位计数器的输出端QB通过与非门控制两片计数器的清零端CLR，当计数器的输出状态为00010010时，立即反馈清零，从而实现十二进制递增计数。两个与非门通过一个双向开关接至两片计数器的清零端CLR，单击开关就可以选择与非门的输出，实现二十四进制或十二进制递增计数的转换。
图3.2.2二十四/十二进制计数电路
3.3译码显示电路
采用共阴极七段数码管将译码显示电路是将计数器输出的8421 BCD码译成数码管显示所需要的高低电平。译码电路就应选接与它配套的共阴极七段数码驱动器。译码显示电路采用CD45117段译码驱动器。译码器A、B、C、D与十进制计数器的四个输出端相连接，a、b、c、d、e、f、g即为驱动七段数码显示器的信号。根据A、B、C、D所得的计数信号，数码管显示的相对应的字型。
3.3.1七段数码管
第 13 页 共 32 页
2013-8-8
图3.3.1 七段数码管的引脚图
3.3.2 CD4511译码器
为了使数码管能显示十进制数。必须将十进制数代码经译码器译出，然后经驱动器点亮对应的段。所以，译码器的功能就是，对应于某一组数码输入，相应的几个输出端有有效信号输出。
常用的集成七段显示译码器有两类，一类译码器输出高电平有效信号，用来驱动共阴极显示器，另一类输出低电平有效信号，以驱动共阳极显示器。
CD4511七段显示译码器的逻辑符号如图3.3.1所示，功能表如图3.3.2所示。当输入8421BCD码时，输出高电平有效。用以驱动共阴极显示器。当输入为1010~1111六个状态时，输出全为低电平，显示器无显示。
图3.3.1 CD4511逻辑符号(引脚图)
该集成显示译码器设有三个辅助控制端LE、BL、LT，以增强器件的功能，现分别简述如下：
⑴灯测试输入端LT
当LT=0时，无论其他输入端是什么状态，所有各段输出a~g均为1，显示字形
。该输入端常用于检查译码器本身及显示器各段的好坏。 ⑵灭灯输入BL
2013-8-8
第 14 页 共 32 页
当BL=0，并且LT=1时，无论其他输入端是什么电平，所有各段输出a~g均为0，所有字形熄灭。该输入端用于将不必要显示的零熄灭。
⑶锁存使能输入LE
在BL=LT=1的条件下，当LE=0时，锁存器不工作，译码器的输出随输入码的变化而变化；当LE由0跳变1时，输入码被锁存，输出只取决于锁存器的内容，不再随输入的变化而变化。
图3.3.2 CD4511的功能表
图3.3.3 显示器显示字形
3.3.3小时译码显示子电路
只需在BL=LT=1并且LE=0时，译码器的输出随输入码的变化而变化，所以只要把4511译码器的数据输入端与74160计数器的输出端相连即可。而分钟和秒译码显示电路也是如此，如图3.3.4所示。
第 15 页 共 32 页
2013-8-8