◆双数据指针 ◆掉电标识符 1.2.2 引脚功能描述
AT89S52的引脚如图1.2.2-1所示，其中各引脚为：
图1.2.2-1 AT89S52引脚图
VCC: 供电电压。 GND: 接地 。
P0口：P0口是一个8位漏极开路的双向I/O口。作为输出口，每位能驱动8个TTL逻辑电平。对P0端口写“1”时，引脚用作高阻抗输入。当访问外部程序和数据存储器时，P0口也被作为低8位地址/数据复用。在这种模式下，P0具有内部上拉电阻。在Flash编程时，P0口也用来接收指令字节；在程序校验时，输出指令字节。程序校验时，需要外部上拉电阻。
P1口：P1口是一个具有内部上拉电阻的8位双向I/O口，P1输出缓冲器能驱动4个TTL 逻辑电平。对P1端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。此外，P1.0和P1.2分别作定时器/计数器2的外部计数输入（P1.0/T2）和时器/计数器2的触发输入（P1.1/T2EX）。在Flash编程和校验时，P1口接收低8位地址字节。引脚号第二功能:
◆P1.0 T2（定时器/计数器T2的外部计数输入），时钟输出。
◆P1.1 T2EX（定时器/计数器T2的捕捉/重载触发信号和方向控制）。 ◆P1.5 MOSI（在系统编程用）。
5 ◆P1.6 MISO（在系统编程用）。 ◆P1.7 SCK（在系统编程用）。
P2口：P2口是一个具有内部上拉电阻的8位双向I/O口，P2输出缓冲器能驱动4 个TTL 逻辑电平。对P2端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。在访问外部程序存储器或用16位地址读取外部数据存储器时，P2口送出高八位地址。在这种应用中，P2口使用很强的内部上拉发送1。在使用8位地址访问外部数据存储器时，P2口输出P2锁存器的内容。在Flash编程和校验时，P2口也接收高8位地址字节和一些控制信号。
P3口：P3口是一个具有内部上拉电阻的8位双向I/O口，P3输出缓冲器能驱动4个TTL 逻辑电平。对P3 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。P3口亦作为AT89S52特殊功能（第二功能）使用，在Flash编程和校验时，P3口也接收一些控制信号。
引脚号第二功能:
◆P3.0 RXD（串行输入）。 ◆P3.1 TXD（串行输出）。 ◆P3.2 INT0(外部中断0)。 ◆P3.3 INT0(外部中断0)。 ◆P3.4 T0（定时器0外部输入）。 ◆P3.5 T1（定时器1外部输入）。 ◆P3.6 WR(外部数据存储器写选通)。 ◆P3.7 RD(外部数据存储器写选通)。
RST: 复位输入。晶振工作时，RST脚持续2个机器周期高电平将使单片机复位。看门狗计时完成后，RST 脚输出96个晶振周期的高电平。特殊寄存器AUXR(地址8EH)上的DISRTO位可以使此功能无效。DISRTO默认状态下，复位高电平有效。
ALE/PROG：地址锁存控制信号（ALE）是访问外部程序存储器时，锁存低8 位地址的输出脉冲。在Flash编程时，此引脚（PROG）也用作编程输入脉冲。在一般情况下，ALE 以晶振六分之一的固定频率输出脉冲，可用来作为外部定时器或时钟使用。然而，特别强调，在每次访问外部数据存储器时，ALE脉冲将会跳过。如果需要，通过将地址为8EH的SFR的第0位置“1”，ALE操作将无效。这一位置“1”， ALE 仅在执行MOVX 或
6 MOVC指令时有效。否则，ALE 将被微弱拉高。这个ALE 使能标志位（地址为8EH的SFR的第0位）的设置对微控制器处于外部执行模式下无效。
PSEN: 外部程序存储器选通信号（PSEN）是外部程序存储器选通信号。当AT89S52从外部程序存储器执行外部代码时，PSEN在每个机器周期被激活两次，而在访问外部数据存储器时，PSEN将不被激活。
EA/VPP: 访问外部程序存储器控制信号。为使能从0000H 到FFFFH的外部程序存储器读取指令，EA必须接GND。为了执行内部程序指令，EA应该接VCC。在Flash编程期间，EA也接收12伏VPP电压。
XTAL1: 振荡器反相放大器和内部时钟发生电路的输入端。 XTAL2: 振荡器反相放大器的输出端。 1.3 AT24C02简介
AT24C02如图1.3.2-1所示，是一个2K位串行CMOS EEPROM内部含有256个8位字节，CATALYST公司的先进CMOS技术实质上减少了器件的功耗，有一个16字节页写缓冲器，该器件通过I2C总线接口进行操作；有一个专门的写保护功能。
1.3.1 功能描述
AT24C02支持I2C总线数据传送协议,I2C总线协议规定任何将数据传送到总线的器件作为发送器，任何从总线接收数据的器件为接收器。数据传送是由产生串行时钟和所有起始停止信号的主器件控制的。主器件和从器件都可以作为发送器或接收器，但由主器件控制传送数据发送或接收的模式通过器件地址输入端A0、A1和A2可以实现将最多8个AT24C02器件连接到总线上。
1.3.2 管脚描述
AT24C02的管脚如图 1.3.2-1所示，其中各管脚为： SCL 串行时钟：
AT24C02串行时钟输入管脚,用于产生器件所有数据发送或接收的时钟,这是一个输入管脚。
SDA 串行数据/地址：
AT24C02双向串行数据/地址管脚,用于器件所有数据的发送或接收。SDA是一个开漏输出管脚。
A0 A1 A2 器件地址输入端：
这些输入脚用于多个器件级联时设置器件地址。当这些脚悬空时默认值为0。使用AT24C02时最大可级联8个器件.如果只有一个AT24C02被总线寻址,这三个地址输入脚
7 A0、A1、A2可悬空或连接到Vss。 WP 写保护：
如果WP管脚连接到Vcc，所有的内容都被写保护只能读；当WP管脚连接到Vss 或悬空，允许器件进行正常的读/写操作。
图1.3.2-1 AT24C02引脚图
1.3.3 I2C总线协议
I2C总线是一种双向二线制总线，它的结构简单，可靠性和抗干扰性能好。目前很多公司都推出了基于I2C总线的外围器件，AT24C02芯片就是一个带有I2C总线接口的EEPROM存储器，I2C总线结构很简单，只有两条线，包括一条数据线（SDA）和一条串行时钟线（SCL）。具有I2C接口的器件可以通过这两根线接到总线上，进行相互之间的信息传递。连接到总线的器件具有不同的地址，CPU根据不同的地址进行识别，从而实现对硬件系统简单灵活的控制。
I2C总线协议定义如下：
只有在总线空闲时才允许启动数据传送。
在数据传送过程中当时钟线为高电平时，数据线必须保持稳定状态不允许有跳变；时钟线为高电平时数据线的任何电平变化将被看作总线的起始或停止信号。 起始信号：
时钟线保持高电平期间数据线电平从高到低的跳变作为I2C总线的起始信号。 停止信号：
时钟线保持高电平期间数据线电平从低到高的跳变作为作为I2C总线的停止信号。 1.4 LCD1602介绍
液晶显示模块具有体积小、功耗低、显示内容丰富、超薄轻巧等优点，在袖珍式仪表和低功耗应用系统中得到广泛的应用。目前液晶显示模块已经是单片机应用设计中最常用的信息显示器件。其中LCD1602液晶显示模块是常用的选择，它可以显示两行，每行16个字符，采用单+5V电源供电，外围电路配置简单，价格便宜，具有很高的性价比。考虑到本系统设计中友好的人机界面，相对采用多个LED作为显示模块，LCD1602更合
8 适。
1.4.1 引脚描述
1602采用标准的16脚接口，如图1.4.1-1所示，其中: ◆第1脚：VSS为地电源。 ◆第2脚：VDD接5V正电源。
◆第3脚：V0为液晶显示器对比度调整端，接正电源时对比度最弱，接地电源 时对比度最高，对比度过高时会产生“鬼影”，使用时可以通过一个10K的电位器调整对比度。
◆第4脚：RS为寄存器选择，高电平时选择数据寄存器、低电平时选择指令寄存器。
◆第5脚：R/W为读写信号线，高电平时进行读操作，低电平时进行写操作。当RS和R/W共同为低电平时可以写入指令或者显示地址，当RS为低电平R/W为高电平时可以读忙信号，当RS为高电平R/W为低电平时可以写入数据。 ◆第6脚：E端为使能端，当E端由高电平跳变成低电平时，液晶模块执行命令。 ◆第7～14脚：D0～D7为8位双向数据线。 ◆第15脚：LEDA为背光接5V正电源。 ◆第16脚：LEDK为背光地电源。
图1.4.1-1 LCD1602管脚图
1.4.2 LCDI602控制指令
如表1.4.2-1所示，LCD1602的读写操作、屏幕和光标的操作都是通过指令编程来实现的。
◆指令 1：清显示。指令码01H,光标复位到地址00H位置。 ◆指令 2：光标复位。光标返回到地址00H。
◆指令 3：光标和显示模式设置，I/D：光标移动方向，高电平右移，低电平左移 ；S:屏幕上所有文字是否左移或者右移。高电平表示有效，低电平则无效。
9