0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 1 11
实验五 触发器
实验目的
1． 熟练掌握基本SR锁存器的逻辑功能与电路构成。 2． 掌握触发器的电路结构与工作原理及状态转换时序关系。 3． 掌握不同逻辑功能触发器之间的相互转换。
实验内容
1. 用或非门构成基本SR锁存器，给出电路图，并用EWB仿真验证其逻辑功能填入表5.1中。
表5.1 用或非门构成的基本SR锁存器功能表 S R Q 功能（锁存器状态） Q 保持 置0 置1 不确定 2. 用与非门构成基本SR锁存器，给出电路图，并用EWB仿真验证其逻辑功能填入表5.2中。
0 0 1 1 0 1 0 1 不变 0 1 0 不变 1 0 0
表5.2 用与非门构成的基本SR锁存器功能表
功能（锁存器状态） Q S R Q
12
1 0 1 0 1 1 0 0 不变 1 0 1 不变 0 1 1 保持 置1 置0 不确定
3. 用双向传输门电路4066和适当的门电路构成教材P218页图5.3.3所示的74HC74中的D触发器，给出电路图，并用EWB仿真验证其逻辑功能填入表5.3中。
表5.3 74HC74中的D触发器功能 输 入 现态 次态 nQn?1 SD RD CP D Q 0 1 X X 1 0 1 0 X X 0 1 0 0 X X 1 1 1 1 0 ↑ 0 0 1 1 0 ↑ 0 1 1 1 1 ↑ 1 0 1 1 1 ↑ 1 1 4. 用上升沿D触发器加适当的门电路实现JK触发器的逻辑功能，写出激励信号逻辑表达式，给出电路图，并用EWB仿真验证其逻辑功能填入表5.4中
13
表5.4 用D触发器实现的JK触发器的逻辑功能
输入 现态 次态 J K CP Qn Qn?1 0 0 ↑ 0 0 0 0 ↑ 1 1 0 1 ↑ 0 0 0 1 ↑ 1 0 1 0 ↑ 0 1 1 0 ↑ 1 1 1 1 ↑ 0 1 1 1 ↑ 1 0
5. 用下降沿JK触发器加适当的门电路实现D触发器的逻辑功能，写出激励信号逻辑表达式，给出电路图，并用EWB仿真验证其逻辑功能填入表5.5中
14
表5.5 用JK触发器实现的D触发器的逻辑功能
输入 现态 次态 D CP Qn Qn?1 0 0 0 ↓ 0 1 0 ↓ 1 0 1 ↓ 1 1 1 ↓ 6.用4个下降沿JK触发器构成4位异步二进制计数器，给出电路图，并用EWB 仿真验证其逻辑功能填入表5.6中
15