第 1 页 共 46 页
1 引言
1.1 GMSK的介绍
高斯最小频移键控(GMSK)由于带外辐射低因而具有很好的频谱利用率，其恒包络的特性使得其能够使用功率效率高的C类放大器。这些优良的特性使其作为一种高效的数字调制方案被广泛的运用于多种通信系统和标准之中。
其中包括:
（1）依据欧洲通信标准化委员会(ETSI )制定的GSM技术规范研制而成的全球通(GSM)数字蜂窝移动系统;
（2）由欧洲邮政与电信协会(CEPT)制定的作为欧洲通信标准ETS1300一175的无绳通信标准(DECT);
（3）英国和香港，基于无绳电话(CordlessPhones)和电信点(Telepoint )系统的通信标准，CT-2和CT-3系统;
（4）基于爱立信公司提出的Mobitex协议的，Mobitex系统(欧洲)和RAM移动数据系统(美国);
（5）建立在北美高级移动电话系统(AMPS)上实现无线数据业务的蜂窝数字分组数据(CDPD)系统;
（6）第三代个人通信系统(PCs)中，美国的基于GSM标准的PCS1900;以及欧洲的由ETIS开发和制定的个人通信网(PCN )标准DCSI 800;
（7）作为欧洲无线局域网(WLAN)标准的HiperLAN /1以及如今讨论的很多的作为无线个人网络(WPAN)标准的蓝牙(Bluetooth )系统;
（8）专用系统中有根据国际民肮组织(ICAO)制定的卫星通信、导航、搜索/空中交通管理} CNS /ATM )系统等;
（9）通用分组无线服务(GPRS)以及改进数据率GSM服务(EDGE)作为由第二代通信标准向 第三代通信标准过渡方案也是以GMSK作为其调制方案;
（10）1999年，国际电联ITU着手建立的第三代无线通信标准IMT2000体系。根据不同的应用和技术将其分成5大类:（1）IMT 一DS：基于ETSI的W - CDMA技术，采用直序列扩频技术的CDMA方案;（2）IMT一MC：基于北美的cdmaOne，采用多载波CDMA技术；（3）IMT –TC：基于ETSI的TD - CDMA技术，采用时分双工(TDD )和TDMA / CDMA的多址方式；（4）IMT一SC ：基于UWC一136 /EDGE网络;（5）IMT一FT：基于采用FDM.4的DECT技术。其中后三类无线接口的调制方式都采用GMSK技术或者与之兼容。
如上所述，GMSK有着广泛的应用。因此，从本世纪80年代提出该技术以来，广大
1
第 2 页 共 46 页
科研人员进行了大量的针对其调制解调方案的研究。
高斯滤波最小频移键控（Gaussian Filtered Minimum Shift Keying - GMSK）调制技术是从MSK
GMSK
（Minimum Shift Keying）调制的基础上发展起来的一种数字调制方式，其特点是在数据流送交频率调制器前先通过一个Gauss滤波器（预调制滤波器）进行预调制滤波，以减小两个不同频率的载波切换时的跳变能量，使得在相同的数据传输速率时频道间距可以变得更紧密。由于数字信号在调制前进行了Gauss预调制滤波，调制信号在交越零点不但相位连续，而且平滑过滤，因此GSMK调制的信号频谱紧凑、误码特性好，在数字移动通信中得到了广泛使用，如现在广泛使用的GSM（Global System for Mobile communication）移动通信体制就是使用GMSK调制方式。
l979年由日本国际电报电话公司提出的GMSK调制方式。有较好的功率频谱特性，较忧的误码性能，特别是带外辐射小，很适用于工作在VHF和UHF频段的移动通信系统，越来越引起人们的关注。GMSK调制方式的理论研究已较成熟，实际应用却还不多，主要是由于高斯滤波器的设计和制作在工程上还有一定的困难。
频率响应
调制前高斯滤波的最小频移键控简称GMSK，基本的工作原理是将基带信号先经过高斯滤波器成形，再进行最小频移键控（MSK）调制（见右上图）。由于成形后的高斯脉冲包络无陡峭边沿，亦无拐点，因此频谱特性优于MSK信号的频谱特性。
通常将高斯滤波器的3dB带宽B和输入码元宽度T的乘积BT值作为设计高斯滤波器的一个主要参数。BT值越小，相邻码元之间的相互影响越大。理论分析和计算机模拟结果表明。BT值越小，GMSK信号功率频谱密度的高额分量衰减越快。主瓣越小，信号所占用的频带越窄，带外能量的辐射越小，邻道干扰也越小。
2
第 3 页 共 46 页
1.1.1 历史
l979年由日本国际电报电话公司提出的GMSK调制方式．有较好的功率频谱特性，较忧的误码性能，特别是带外辐射小，很适用于工作在VHF和UHF频段的移动通信系统，越来越引起人们的关注。GMSK调制方式的理论研究已较成熟．实际应用却还不多，主要是由于高斯滤波器的设计和制作在工程上还有一定的困难。
功率谱密度
调制前高斯滤波的最小频移键控简称GMSK，基本的工作原理是将基带信号先经过高斯滤波器成形，再进行最小频移键控(MSK)调制。由于成形后的高斯脉冲包络无陡峭边沿，亦无拐点，因此频谱特性优于MSK信号的频谱特性。 1.1.2 应用
GMSK信号具有很好的频谱和功率特性，特别适用于功率受限和信道存在非线性、衰落以及多普勒频移的移动突发通信系统。 为了适应无线信道的特性，由该调制方式所产生的已调波应具有以下两个特点：第一，包络恒定或包络起伏很小。第二，具有最小功率谱占用率。高斯最小频移键控（GMSK）调制方式正好具有上述特性。GMSK调制使在给定的带宽和射频信道条件下数据吞吐量最大。GMSK是当前现代数字调制技术领域研究的一个热点。采用高斯滤波器作调制前基带滤波器，将基带信号成型为高斯脉冲，再进行MSK调制，这种调制方式称为GMSK。由于成形后的高斯脉冲包络无陡峭边沿，亦无拐点，经调制后的已调波在MSK的基础上进一步得到平滑其相位路径。因此它的频谱特性优于MSK，但误比特率性能不如MSK。
Mobitex网络的调制解调器：CMX909B芯片的典型应用是Mobitex网络的调制解调器（MODEM）。它是半双工的BT＝0.3的GMSK调制解调器的数据泵，芯片集成了分组数据处理的功能。GMSK调制在给定的带宽和射频信道条件下数据吞吐量最大。集成的分组数据处理能力接收主控制器的一些有规律的处理任务，包括保持比特同步、帧同步、块的编排、循环冗余检测（CRC）和前向纠错编码（FEC）错误处理、数据交织、扰频输出等。解调器采用反馈平衡技术减小信道失真（畸变），同时增强接收机在没有最大似然估计方法的计算前提下的接收性能。
GMSK调制/解调；芯片内集成分组检测功能；接收/发送速率可达38.4kbps；并行uc(主处理器)接口；数据包帧结构短、无填充；低的驱动电压（3/5伏）操作；与Mobitex兼容（包括R14N短帧）；操作灵活和节能模式。
3
第 4 页 共 46 页
通常将高斯滤波器的3dB带宽B和输入码元宽度T的乘积BT值作为设计高斯滤波器的一个主要参数。BT值越小，相邻码元之间的相互影响越大。理论分析和计算机模拟结果表明 。BT值越小，GMSK信号功率频谱密度的高额分量衰减越快。主瓣越小，信号所占用的频带越窄，带外能量的辐射越小，邻道干扰也越小。
1 .2 FPGA介绍
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 1.2.1背景
目前以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，可以经过简
单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC 设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。
系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。
FPGA一般来说比ASIC（专用集成芯片）的速度要慢，无法完成复杂的设计，而且消耗更多的电能。但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA。因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。另外一种方法是用CPLD（复杂可编程逻辑器件备）。
4
第 5 页 共 46 页
1.2.2 FPGA芯片结构
目前主流的FPGA仍是基于查找表技术的，已经远远超出了先前版本的基本性能，并且整合了常用功能（如RAM、时钟管理和DSP）的硬核（ASIC型）模块。如图1-1所示（注：图1-1只是一个示意图，实际上每一个系列的FPGA都有其相应的内部结构），FPGA芯片主 要由6部分完成，分别为：可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块。
图1-1 FPGA芯片的内部结构
每个模块的功能如下：
(1)可编程输入输出单元（IOB）
可编程输入/输出单元简称I/O单元，是芯片与外界电路的接口部分，完成不同电气特性下对输入/输出信号的驱动与匹配要求，其示意结构如图1-2所示。 FPGA内的I/O按组分类，每组都能够独立地支持不同的I/O标准。通过软件的灵活配置，可适配不同的电气标准与I/O物理特性，可以调整驱动电流的大小，可以改变上、下拉电阻。目前，I/O口的频率也越来越高，一些高端的FPGA通过DDR寄存器技术可以支持高达2Gbps的数据速率。
图1-2 典型的IOB内部结构示意图
外部输入信号可以通过IOB模块的存储单元输入到FPGA的内部，也可以直接输入FPGA 内部。当外部输入信号经过IOB模块的存储单元输入到FPGA内部时，其保持时间（Hold Time）的要求可以降低，通常默认为0。
为了便于管理和适应多种电器标准，FPGA的IOB被划分为若干个组（bank），每个bank的接口标准由其接口电压VCCO决定，一个bank只能有 一种VCCO，但不同bank的VCCO可以不同。只有相同电气标准的端口才能连接在一起，VCCO电压相同是接口标准的基本条件。 (2)可配置逻辑块（CLB）
5