第 16 页 共 46
页
3.4.4 码间干扰ISI
矩形脉冲经过预调高斯低通滤波器的脉冲形成之后，脉冲在时间上延伸，每个码元的脉冲将延伸到相邻码元的时间间隔。这就会造成码间干扰，并导致接收机在检测一个码元时发生错误的概率增加。图4-2为BTb=0.3时，第K个码元与相邻两个码元在时域上输出得分解图。图中三段曲线分别代表第K-1,K,K+1个码元的时域波形。这里
ak?ak?1?ak?1,高斯低通滤波器的输出是第K个码元时间内三个脉冲相应波形的线性叠
加。这就是码间干扰。
图3-2 高斯低通滤波器的时域分解（BT=0.3）
可是，由式3-1得知高斯滤波器的传递函数不满足奈奎斯特准则，因此我们不能利用奈奎斯特准则消除码间干扰。因此，在希望得到的射频带宽和由于码间干扰造成的误码性能的下降之间的折衷，是选择高斯滤波器时面临的问题。尽管我们不能完全消除码间干扰，但是后面的章节我们将深入地讨论在接受端如何利用等增益合并，判决反馈均衡（DFE）以及非冗余纠错技术来尽可能的减少码间干扰的负面效应。
3.5 GMSK调制器及其实现
围绕着GMSK信号的产生，人们不断探寻，并且提出了多种地调制方式。其中包括：直接数字调频；环路（PLL）调制器，也就是在一个?2BPSK调制器后面跟随一个锁相环电路组成的相位平滑滤波器；利用数字波形生成器的正交调制器等。下文我们将具体分析GMSK调制器设计的几个方面：差分编码，高斯低通滤波器等。并对几种主要的实现方法进行介绍和比较。
图3-3 GMSK调制器原理框图
16
第 17 页 共 46
页
3.5.1 差分编码
图3-3是直接数值调频方案的原理框图。首先对信息流进行差分编码，编码后的信号经过高斯低通滤波器脉冲形成之后，直接进行频率调制。
差分编码将信息存储在相位得变化中，而不是相位得本身上。在有些情况下，在解调和检测的过程中使用的同步和载波恢复技术会产生??的相位模糊。差分编码中信息由相位的差值来表示，因而克服了相位模湖带来得影响。但是这也使得误码率增加。因为，每一个比特的错误会失相邻的比特也出错。最终实际的误码率Pb(差分解码后)和解调前的误码率Pe之间的关系是Pb?2Pe(1?Pe)。
如果输入信号是一个二进制单极性序列a??0,1?，则编码序列定义为：
bi?ai?bi?1 (3-9)
其中，i是比特序列的指数。解码序列定义为：
a?bi?bi?1 (3-10)
如果输入的数据是双极性或非归零（NRZ）二进制序列ai???1?，则编码序列定义为：
b??aibi?1 (3-11)
这种编码方式也就是所谓的NRZ-1，相应的解码序列定义为：
ai??bi?1bi (3-12)
图3-4-A为差分编码的实现框图。图4-4-B为码元序列为101110001011时，NRZ，NRZ-1以及上文中的差分编码进行比较。可以看出该差分编码也就是NRZ-1。第二章中还会介绍针对不同的解调方案的其它的差分编码的方法。
（A）差分编码实现框图 （B）码形比较
图3-4 差分编码实现框图和码形
最后我们再次强调，对于一个具体的调制解调系统来说差分编码并不是必须的。这
17
第 18 页 共 46
页
里我们对它进行分析是因为作为本文中重点研究的非相干差分解调器需要在调制器端采用差分编码。
3.5.2 高斯低通滤波器
在GMSK调制器中前面分析的高斯低通滤波器的作用在于对基带信号进行频谱整形。从而降低信号频带宽度提高频谱利用率，同时降低对相邻信道的干扰（ACI）。我们通过对高斯低通滤波器的脉冲响应的一个参数B（也就是3dB带宽）的调整达到对信号的带外辐射进行不同程度的抑制的效果。
图3-5，我们直观地给出高斯低通滤波器的冲击响应的时域波形
图3-5 高斯低通滤波器的响应
具体的模拟滤波器的设计方法这里我们不不赘述了。如今数字信号处理DSP技术越来越多的用于数字高斯低通滤波器的设计上。这里以BT = 0.3为例，也就是仅考虑前后相邻码元的影响。由于高斯低通滤波器输出需要通过积分器后再引入三角函数来产生基频信号，而积分器响应的相邻三位码元输出总共有八种。因此，通常的方法是预先将积分器的输出响应存在RAM中，再以延迟得方式获得前后码元的信息，最后查表取出积分器的输出。这样可以避免设计复杂的滤波器并且大大减少运算量以及时间。
4 GMSK调制器的实现方案及其比较
4.1 传统的实现方法
在工程实现上，最简单的方法是用基带高斯脉冲序列直接调制VCO的频率。这种实现方式的结构较简单，但是VCO频率的稳定性较差，难以保证GMSK信号的性能。另一种实现方法是采用锁相环的PLL型调制器，如图4-1所示。锁相技术的采用解决了频率稳定性的问题，但为了平滑BPSK移相器的相位突变，使得码元转换点的相位连续且没有尖角，锁相环的传递函数应具有良好的平滑性能和快速响应能力，这增加了实现的复
18
第 19 页 共 46
页
杂程度，因而实际应用有一定局限。
?2移相数据BPSKLPFVCO输出
图4-1 PLL型GMSK调制器
实际应用较多的实现方法是波形存储正交调制法。由公式（3-4）可知，在计算?(t)后，即可算出GMSK信号。在时刻t，?(t)只与输入数据和g(t)有关，而g(t)只取决于其截短长度，因此?(t)的状态是有限的，这样由?(t)形成的cos[?(t)]和sin[?(t)]也只有有限个波形。波形存储正交调制法的基本思想就是将cos[?(t)]及sin[?(t)]离散化，制成表，储存在ROM中，根据输入的二进制数据查找波形存储表获得基带I/Q信号，再分别经数模变换（DAC）、低通滤波后进行混频。调制器的原理结构如图4-2所示。这种方法的优点是利用数字技术可以产生具有任何响应特性的基带脉冲波形和已调信号，缺点是两条支路的基带信号的振幅误差以及支路上载波的正交相位误差和幅度误差均会引起已调输出信号的振幅波动和相位误差，即所谓的I/Q支路信号幅度及正交载波相位不平衡。在输入数据{di}为随机序列的情况下，会导致已调信号包络起伏。限幅前其功率谱不受影响，而限幅后的功率谱有扩展现象。所以，在工程实现上必须尽量避免这一问题。
cos?ctcos?(t)ROMDACLPFI(t)＋GMSK信号{di}预编码{?i}地址逻辑象限计数器－sin?(t)ROMDACLPFQ(t)sin?ct
图4-2 波形存储正交调制法原理框图
4.2全数字实现方法
如果在查找波形存储表获得基带I/Q信号以后不做DAC，就能避免因为模拟滤波而产生的I/Q支路信号幅度失衡。这样的I/Q数字信号经过低通滤波器（LPF）抑止高频分量后，再通过DDS（数字频率合成器）进行数字混频，就能够得到GMSK数字已调信号。因为DDS完全可以保证载波相位的正交性，因此在采样精度允许的范围内，数字化实现GMSK调制器，就能有效避免I/Q两条支路信号幅度及正交载波相位失衡。
19
第 20 页 共 46
页
cos?(t)内插LPFI(t)cos?ct＋DDSGMSK数字已调信号{di}预编码{?i}地址逻辑ROM相位路径表?(t)LUT正弦余弦查找表象限计数逻辑sin?(t)内插LPFQ(t)sin?ct－
图4-3 基于FPGA的改进实现结构
在作者从事的项目中，整个系统工作在短波段，硬件上完全可以由FPGA来实现这样的GMSK数字调制器，如图4-3所示。FPGA包含丰富的IP core资源，其中就有正弦余弦查找表和DDS，可以为硬件实现带来极大的便利。将相位路径?(t)离散化，存储在图中的相位路径表中，由输入的二进制数据查找相位路径表获得相位路径?(t)，正弦余弦查找表计算出相应的cos[?(t)]及sin[?(t)]，这样就得到了基带I/Q信号。经过内插并抑止高频分量后，再进行数字混频，最后就能得到GMSK数字已调信号。
按照图5-3所示结构实现GMSK数字调制器，我们在Altera公司的EP2C5T144C8芯片上进行了测试与仿真，综合工具选用Synplify Pro v7.6，仿真工具为Modelsim 5.8b。选取输入码元序列为二进制贝努利序列，码元宽度为Tb(1Tb?2.4kbit/s)，g(t)的截短长度为5Tb，BTb?0.3，?(t)的抽样速率fs?8fb(fb?1Tb?2.4kbit/s)，量化电平
Q?10bit/抽样。
该GMSK数字调制器的最高时钟频率达到202.8 MHz，对FPGA资源占用分别为：4输入查找表（即LUT）71个，Slices 293 个，BlockRAMs 1个。 4.3 GMSK调制原理结构 4.3.1 2FSK调制原理
设输入到调制器的双极性比特流为{bn},n∈（-∞，+∞）。FSK的输出信号形式为：
bn?1?s1(t)?cos(2?f1t??1) s?t??? (4-1)
b??1s(t)?cos(2?ft??)n22?2即当输入符号为“1”时，输出频率为f1的载波；当输入符号为“-1”时，输出频率为f2的载波。2FSK调制的框图如图所示。
载频振荡器f1 输出 发送滤波器 VCO 载频振荡器f2
(a)相位不连续的2FSK信号产生器 （b）利用VCO产生相位连续的2GFSK信号产生器
20