5、Global net connection
下面要连接设计中所有的global net，包括所有标准单元的power/ground pin连接到VDD/VSS，以及把单元里连接1的连接到VDD，把和0连接的连接到VSS。选择Floorplan→Global net connections…项，打开Global Net Connections设置框，按下图所示进行设置：
图 13 Global Net Connections
Connect处选择Pins，里面填入VDD，Scope处选择Under Module，然后在To Global Net：处填入VDD，之后点击Add to List后，在Connection List中第一行就设置好了，其他进行类似操作，都设置完成后，先点击Apply按钮，然后点击Check，最后点击Close关闭Global Net Connections设置框，完成设置。 6、Routing the power/ground Nets
选择Route→Special Route…，打开SRoute设置框，如下进行设置：
图14 SRoute设置
在Route处，去选Block pins、Pad rings、Stripes(unconnected)项，其它的使用默认设置即可，然后点击OK完成设置，设置完成后的效果如下图所示：
图15 SRoute后的效果
7、时钟树综合
选择Clock→Create Clock Tree Spec…打开Create Clock Tree Spec对话框，如下图：
图16 Create Clock Tree Spec
按图中所示进行设置，完成后点击OK。然后选择Clock→Specify Clock Tree…选项打开Specify Clock Tree设置框，在Clock Tree File处选择我们刚才创建的Cnt10_PAD.ctstch文件，然后点击OK完成设置。最后选择Clock→Synthesize Clock Tree命令进行时钟树综合。
这一步完成后，检查设计是否有时序问题，在终端中输入report_timing，查看显示信息，如果没有时序问题，就可以进行下一步的详细布线了。 8、详细布线NanoRoute
选择Route→NanoRoute→Route…打开NanoRoute对话框，如下图所示：
图17 NanoRoute设置
按图中进行设置，完成点击OK，该项命令执行后的效果如下：
图18 NanoRoute后的视图
9、添加IO Filler
在终端中执行如下命令：
$ addIoFiller –cell PFEED50 –prefix IOFILLER $ addIoFiller –cell PFEED35 –prefix IOFILLER $ addIoFiller –cell PFEED20 –prefix IOFILLER $ addIoFiller –cell PFEED10 –prefix IOFILLER $ addIoFiller –cell PFEED5 –prefix IOFILLER $ addIoFiller –cell PFEED2 –prefix IOFILLER $ addIoFiller –cell PFEED1 –prefix IOFILLER
$ addIoFiller –cell PFEED01 –prefix IOFILLER –fillAnyGap $ redraw
这样就在I/O PAD之间加入了IO Filler，可以拉看到原先PAD之间的缝隙被填充了，如下图所示：
图19 添加IO Filler后的效果
10、保存设计
选择Design→Save Design…保存当前设计，这样在下次要进行其他操作时可以直接打开该设计，使其处于当前的设计状态。
选择Design→Save→GDS…导出版图设计为pad_counter.gds，保存设计如下所示：