少？
4．已知当前数据段位于储存器的A1000H到B0FFFH范围内，问DS=？
5．某程序数据段中存有两个数据字1234H和5A6BH，若已知DS=5AA0H，它们的偏 移地址分别为245AH和3245H，试画出它们在储存器中的存放情况。
第四讲：
1.3 8086/8088微处理器
回 顾：8086/8088微型计算机的组成、结构及微机系统的工作过程，微机系
概念。
本讲重点：8086/8088CPU的两种工作模式，8086/8088CPU的外部结构，即引脚讲授内容：
三、 8086/8088微处理器工作模式及外部结构
1．8086/8088CPU的两种工作模式
为了适应各种使用场合，在设计8088/8086CPU芯片时，就考虑了其应能够 使它工作在两种模式下，即最小模式与最大模式。
所谓最小模式，就是系统中只有一个8088/8086微处理器，在这种情况下， 所有的总线控制信号，都是直接由8088/8086CPU产生的，系统中的总线控制逻 辑电路被减到最少，该模式适用于规模较小的微机应用系统。
最大模式是相对于最小模式而言的，最大模式用在中、大规模的微机应用
系统中，在最大模式下，系统中至少包含两个微处理器，其中一个为主处理器， 即8086/8086CPU，其它的微处理器称之为协处理器，它们是协助主处理器工作
的。
与8088/8086CPU配合工作的协处理器有两类，一类是数值协处理器8087 另一类是输入/输出协处理器8089。
8087是一种专用于数值运算的协处理器，它能实现多种类型的数值运算， 如高精度的整型和浮点型数值运算，超越函数（三角函数、对数函数）的计算 等，这些运算若用软件的方法来实现，将耗费大量的机器时间。换句话说，引 入了8087协处理器，就是把软件功能硬件化，可以大大提高主处理器的运行速 度。
8089协处理器，在原理上有点象带有两个DMA通道的处理器，它有一套专
门用于输入/输出操作的指令系统，但是8089又和DMA控制器不同，它可以直接为尤其是在输入/输出操作比较频繁的系统中。 2．8086/8088CPU的引脚信号和功能 (1).引言
如图1-12（P15）所示，是8088CPU的外部结构，即引脚信号图，注意：在 不同的工作模式下，其中一部分引脚的名称和功能可能不一致。
8088/8086CPU芯片都是双列直插式集成电路芯片，都有40个引脚，其中32 个引脚在两种工作模式下的名称和功能是相同的，还有8个引脚在不同的工作 模式下，具有不同的名称和功能。下面，我们分别来介绍这些引脚的输入/输出 信号及其功能。
使主处理器不再承担这类工作。所以，在系统中增加8089协处理器之后，会明显
图1-12 8086/8088CPU引脚功能
(2).两种模式下，名称和功能相同的32个引脚
① VCC、GND：电源、接地引脚(3),8088/8086CPU采用单一的+5V电源，但有两个
② AD15—AD0（Address Data Bus）:地址/数据复用信号输入/输出引脚(16),分时号及进行数据信号的输入/输出。
③ A19/s6—A15/s3（Address Status Bus）:地址/状态复用信号输出引脚(4),分时
状态信息，其中s6为0用以指示8086/8088CPU当前与总线连通；s5 为1表明808—CS，11—DS。
屏蔽中断；s4、s3共有四个组态，用以指明当前 使用的段寄存器，如表1-5所示
④NMI(Non-Maskable Interrupt)、INTR（Interrupt Request）:中断请求信号输
源向CPU提出的中断请求信号，高电平有效，前者为非屏蔽中断请求，后者为可屏⑤
（Read）:读控制输出信号引脚(1)，低电平有效，用以指明要执行一个对内
控制信号。
读操作，具体是读内存单元，还是读I/O端口，取决于
⑥CLK/(Clock）：时钟信号输入引脚(1)，时钟信号的方波信号，占空比约为33%，率为4.77MHz。
2/3周期为底电平，8088/8088的时钟频率（又称为主频）为4.77MHz，即从该引
⑦Reset(Reset):复位信号输入引脚(1)，高电平有效。8088/8086CPU要求复位信
期才能起到复位的效果，复位信号输入之后，CPU结束当前操作，并对处理器的标SS、ES寄存器及指令队列进行清零操作，而将CS设置为0FFFFH。 ⑧READY（Ready）:“准备好”状态信号输入引脚(1)，高电平有效，“Ready”输该信号是协调CPU与内存单元或I/O端口之间进行信息传送的联络信号。 ⑨ 单元或I/O端口向CPU发来的“准备好”状态信号，表明内存单元或I/O端口已经(Test):测试信号输入引脚(1)，低电平有效,TEST信号与WAIT指令结合起指令后，处于等待状态，当TEST引脚输入低电平时，系统脱离等待状态，继续执⑩MN/MX（Minimum/Maximum Model Control）最小/最大模式设置信号输入引脚(1接地时，CPU工作于最大模式下。 ⑩ 高、低决定了CPU工作在最小模式还是最大模式，当该引脚接+5V时，CPU工作于/S7（Bus High Enable/Status）:高8位数据允许/状态复用信号输出引脚有效信号，表示高8为数据线D15—D8上的数据有效和S7 状态信号，但S7未定 利用 信号和AD0信号，可知系统当前的操作类型，具体规定见表1- 4 (P16)所示。 表1-4 和A0的代码组合和对应的操作 操作 从偶地址单元开始读/写一个字 从奇地址单元或端口读/写一个字节 从偶地址单元或端口读/写一个字节 无效 AD15 ~AD8，下一个周期将高8位数据送到AD7 ~AD0 ) 0 0 1 1 0 1 A0 0 1 0 1 0 所用数AD15AD15AD7 1 从奇地址开始读/写一个字(在第一个总线周期将低8位数据送到AD15 在8088系统中，该引脚为 ，用来与 、 一起决定8088芯片作，如表1-5(P17)所示。 性能 中断响应 读I/O端口 写I/O端口 1 1 1 0 0 1 0 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 暂停（Halt） 取指令操作码 读存储器 写存储器 无源 (3).最小模式下的24--31引脚 当8088/8086CPU的 个引脚的名称及功能如下： 引脚固定接+5V时，CPU处于最小模式下，这时① （Interrupt Acknowledge）中断响应信号输出引脚(1)，低电平有效，该请求后，向中断源发出的认可信号，用以通知中断源，以便提供中断类型码，该信冲。 ②ALE（Address Lock Enable）:地址锁存允许输出信号引脚(1)，高电平有效，C锁存器8282/8283发出地址锁存允许信号，把当前地址/数据复用总线上输出的是锁存器8282/8283中去。注意：ALE信号不能被浮空。 ③ （Data Enable）:数据允许输出信号引脚，低电平有效，为总线收发器82表示CPU当前准备发送或接收一项数据。 ④ （Data Transmit/Receive）:数据收发控制信号输出引脚(1)，CPU通过送方向的控制信号，在使用8286/8287作为数据总线收发器时， 信号用以当该信号为高电平时，表示数据由CPU经总线收发器8286/8287输出，否则，数据⑤ （Memory/Input &Output）: 存储器/I/O端口选择信号输出引脚(1),这访问还是I/O访问的输出控制信号。当该引脚输出高电平 时，表明CPU要进行I位地址总线上出现的是I/O端口的地址；当该引脚输出低电平时，表明CPU要进行地址总线上出现的是访问存储器的地址。 ⑥ (Write): 写控制信号输出引脚(1)，低电平有效，与 行的写操作控制。 配合实现对存 ⑦HOLD(Hold Request): 总线保持请求信号输入引脚(1)，高电平有效。这是系统CPU发来的总线请求信号输入引脚。