2. 为什么要研究时序
(1) 可以进一步了解在微机系统的工作过程中，CPU各引脚上信号之间的相对时间系，是判断系统工作是否正常的一种重要途径； (2) 可以深入了解指令的执行过程；
内部电路、部件的工作情况，用户是看不到的，通过检测CPU引脚信号线上，各信
(3) 可以使我们在程序设计时，选择合适的指令或指令序列，以尽量缩短程序代码执行时间有可能不相同的。
时间。因为对于实现相同的功能，可以采用不同的指令或指令序列，而这些指令或
(4) 对于学习各功能部件与系统总线的连接及硬件系统的调试，都十分有意义，因端口协调工作时，存在一个时序上的配合问题。
(5) 才能更好地处理微机用于过程控制及解决实时控制的题， 3. 指令周期、总线周期及时钟周期
微机系统的工作，必须严格按照一定的时间关系来进行，CPU定时所用 的周期有三种，即指令周期、总线周期和时钟周期。 (1).指令周期
一条指令从其代码被从内存单元中取出到其所规定的操作执行完毕，所 用的时间，称为相应指令的指令周期。由于指令的类型、功能不同，因此， 不同指令所要完成的操作也不同，相应地，其所需的时间也不相同。也就是 说，指令周期的长度因指令的不同而不同。 (2).总线周期
我们把CPU通过总线与内存或I/O端口之间，进行一个字节数据交换所进行的操作，称为一总线操作的时间即为总线周期。虽然，每条指令的功能不同，所需要进行的操作也不同，指令
但是，我们可以对不同指令所需进行的操作进行分解，它们又都是由一些基本的操作组合而成
作、I/O端口的读/写操作、中断响应等，这些基本的操作都要通过系统总线实现对内存或I/
指令所要完成的操作，是由一系列的总线操作组合而成的，而线操作的数量及排列顺序因指令
8088的总线操作，就是8088CPU利用总线（AB、DB、CB）与内存及I/O端口
与这些过程相对应的总线上的信号变化的相对时间关系，就是相应总线操作的时序(3).时钟周期
时钟周期是微机系统工作的最小时间单元，它取决于系统的主频率，系统完成任何均是时钟周期的整数倍。时钟周期又称为T状态。
时钟周期是基本定时脉冲的两个沿之间的时间间隔，而基本定时脉冲是由 外部振荡器产生的，通过CPU的CLK输入端输入，基本定时脉冲的频率，我
们称之为系统的主频率。例如8088CPU的主频率是5MHz，其时钟周期为200ns。 一个基本的总线周期由4个T状态组成，我们分别称为 在每个T状态下，CPU完成不同的动作。 4. 8086/8088微机系统的主要操作
8086/8088微机系统，能够完成的操作有下列几种主要类型： ? 系统的复位与启动操作； ? 暂停操作；
? 总线操作；（I/O读、I/O写、存贮器读、存贮器写） ? 中断操作；
? 最小模式下的总线保持； ? 最大模式下的总线请求/允许。
4个状态，
二、 典型的8088时序分析
1．引言
指令所执行的操作，可以分为内部操作和外部操作。不同的指令其内、外部操
些操作可以分解为一个个总线操作。即总线操作的不同组合，就构成了不同指令的
作的类型是有限的，我们如果能够明确不同种类总线操作的时序关系，且可以根据
它们分解为不同总线操作的组合，那么，任何指令的时序关系，我们就都可以知道2．最小模式下的典型时序
CPU为了与存贮器或I/O端口进行一个字节的数据交换，需要执行一次总
线操作，按数据传输的方向来分，可将总线操作分为读操作和写操作两种类型； 按照读/写的不同对象，总线操作又可分为存贮器读/写与I/O读/写操作，下面 我们就最小模式下的总线读/写操作时序，来进行具体分析。 (1). 最小模式下的总线读操作时序
时序如图图1－15（P21）所示，一个最基本的读周期包含有4个状态，即 、 ? ①
、 状态
有效，用来指出本次读周期是存贮器读还是I/O读，它一直保持到
、
，必要时可插入1个或几个
。
有
②地址线信号有效，高4位通过地址/状态线送出，低16位通过地址/数据线送出地址，即存贮器单元地址或I/O端口地址。
③ALE有效，在最小模式的系统配置中我们讲过，地址信号通过地址锁存器8282锁存信号，下降沿有效。 ④
（对8088无用）有效，用来表示高8位数据总线上的信息有效，现在通
。 使
效地址信息， 常作为奇地址存贮体的选通信号，因为奇地址存贮体中的信息
来传输，而偶地址体的选通则用 ⑤当系统中配有总线驱动器时， 据（
）
变低，用来表示本周期为读周期，并
? 状态
。
⑥高四位地址/状态线送出状态信息，
⑦低16位地址/数据线浮空，为下面传送数据准备。 ⑧ ⑨ ⑩ ?
引脚成为
（无定义）。
有效，表示要对存贮器/I/O端口进行读。
有效，使得总线收发器（驱动器）可以传输数据（ 状态
）。
）。
从存贮器/I/O端口读出的数据送上数据总线（通过 ?
状态
若存贮器或外设速度较慢，不能及时送上数据的话，则通过READY线通知CPU，CP束末的下降沿）检测READY，若发现READY＝0，则在 前沿处检测READY，等到READY变高后，则自动脱离 ? 在
状态 与
（或
结束后自动插入1个或几进入
。
）的交界处（下降沿），采集数据，使各控制及状态线进入无
(2). 最小模式下的总线写操作时序
时序如图1－16（P21）所示，最基本的总线写周期也包括四个状态 必要时插入
。
图1－16 总线写周期时序
? 状态
为高不是低。
基本上同读周期，只有此时 ?
状态
与读周期有两点不同： ① ② ? ? ?
、
变成
；
不是浮空，而是发出要写入存贮器/I/O端口的数据。 状态 状态 状态 、
三个状态同读周期。
已完成CPU→存贮器/I/O端口的数据传送，使数据线上的数据无效，同时，使各控 (3).中断响应周期(对可屏蔽中断)
波形图如图1－17(P22)所示，由两个连续的总线周期所组成。