RD S1 S0 CP 0 x x x 1 0 0 ? 1 0 1 ? 1 1 0 ? 1 1 1 ?
功能 清零 保持 右移 左移 并行置数 D1 D2 D3 MUX D4 D5 Y D6 D7 A2 A1 A0 F
RD Q0 Q1 Q2 Q3 74194 S1 cp
S0 DSR D0 D1 D2 D3 DSL x x x x 0 1
参考答案：S1S0为01对应右移功能。由于首先清零一下，则输出全部为0，随着时钟脉冲
的到来则Q0Q1Q2Q3变化，则Q0Q1Q2的状态转移图如下所示：（注意Q0Q1Q2分别对应的数据选择器的A2A1A0）
Q0Q1Q2000 /F
/1 100 /1 001 /0 010 /0 /1 110 /0 011 /1 101
则我们可以看出F的输出序列为1101001，之后F的输出则变为101001的循环。
2 分析图示电路功能，画出状态转换图，并说明其计数长度是多少？能否自启动？（15分）
& “1” CTT Q3 Q2 Q1 Q0 CTP 74LS161 LD CR cp D3 D2 D1 D0 &
参考答案：由于CTT、CTP与CR都为1，则计数器处于计数状态，当Q2QQ10端同时出现1
时，LD＝0，则计数器重新置数。Q3端置入的数据为Q3Q2，则Q3Q2Q1Q0的状态转换图如下：
0010 0001 0000
0011 0100 0101 0110 0111
1111 1110 1101 1100 1011
1000 1001 1010
我们可以看出能够自启动，由于循环长度为10，则计数长度为10
3 分析图示电路功能，画出其时序波形图。（20分）
Q3Q2 Q1Q3 J FF3 & ?? Q2 J FF2 & ? ? ? Q1 J FF1 Q3 K Q2 K & Q1 K CPCPQ1Q2Q3
nnnn参考答案：J1?K1?1 J2?K2?QnQ J?QQK?Q32131 13状态方程如下： Q1n?1?Q1n
n?1n Q2 ?Q1nQ3n?Q2n?1nn Q3?Q1nQ2Q3?Q1nQ3n
根据该时序电路由3个J－K触发器构成，受同一时钟CP控制虽同步时序电路。 根据状态方程画出如下转移表：
CP 012345
nnnQ3Q2Q1n?1n?1Q3Q2Q1n?1
000
001010011100101
11偏离1
1 0 状态 1
我们得到的波形图如下：
0
0011001 01100011 10101001
CPQ1Q2Q3
三、设计（共80分）
1 设计下述逻辑电路：F(A,B,C,D)? ?m(0,6,7,10,12,13) （30分）
（1） 采用门电路设计，画出电路图。要求门数最少，每个门的输入端数最少（可采用与
非门、与门、或门、或非门、异或门、同或门等）
（2） 试用PLA可编程逻辑阵列设计，画出阵列图。
（3） 试用2片3－8线译码器74LS138实现，画出电路图（允许加少量门电路）。 参考答案：1 F的最后化简公式如下：F=B(D?A?C) 2 PLA的阵列图如下：
3 用两片74138实现的电路如下：
2 设计一个同步时序电路输入为X1和X2，X1和X2在同一时刻不能同时为1。只有当X1 始终为0，X2已连续或断续输入3个或3个以上1后，X1接着输入一个1时，Z才输出为1。试画出状态转换图，并化简。 （15分） 参考答案：这里我给出转移表，其它的就你们自己画了，这是两个输入的，是不会考的。
3 试在数据选择器的数据输入端加上适当的信号，使该电路能完成功能表中所示的功能，并写出Y(A,S1,S0,B)的最小项之和表达式（允许少量门电路）。 （15分）