武汉理工大学《能力拓展训练》设计说明书
目 录
第一章 概述 ............................................. 1
1.1 设计概述 .................................................... 1 1.2设计内容..................................................... 1 1.3 设计原理 .................................................... 1 1.4 设计功能 .................................................... 2
第二章 技术与开发工具.................................... 3
2.1 VHDL简介.................................................... 3 2.2 MAX+PLUSⅡ .................................................. 5
第三章 系统分析 ......................................... 8
3.1数字频率计的设计任务及要求................................... 8 3.2 模块的划分 .................................................. 8 3.3设计分析..................................................... 9
第四章 各功能模块基于VHDL的设计 ........................ 10
4.1 时基产生与测频时序控制电路模块的VHDL源程序 ................ 10 4.2 待测信号脉冲计数电路模块的VHDL源程序 ...................... 11 4.3 锁存与译码显示控制电路模块的VHDL源程序 .................... 13 4.4 顶层电路的VHDL源程序 ...................................... 16
第五章 数字频率计波形仿真 ............................... 18
5.1 时基产生与测频时序控制电路模块的仿真 ....................... 18 5.2 待测信号脉冲计数电路模块的仿真 ............................. 18 5.3 锁存与译码显示控制电路模块的仿真 ........................... 19 5.4 数字频率计系统的仿真 ....................................... 20
- I -
武汉理工大学《能力拓展训练》设计说明书
第一章 概述
1.1 设计概述
所谓频率，就是周期信号在单位时间（1s）里变化的次数。 本数字频率计的设计思路是：
(1) 根据频率计的测频原理，可以选择合适的时基信号对输入被测信号脉冲进行计数，实现测频的目的。
(2) 根据数字频率计的基本原理，本文设计方案的基本思想是分为三个模块来实现其功能，即时基产生与测频时序控制电路模块、待测信号脉冲计数电路模块和锁存与译码显示控制电路模块，并且分别用VHDL对其进行编程，实现计数电路、锁存电路、显示电路等。
1.2 设计内容
分析数字频率计的功能，完成功能模块的划分，分别用VHDL语言完成底层模块的设计和以原理图的方法完成顶层模块的设计，分别对各个模块以及顶层模块进行仿真分析，最后在硬件开发平台上进行测试。
1.3 设计原理
我们都知道，频率信号易于传输，抗干扰性强，可以获得较好的测量精度。因此，频率检测是电子测量领域最基本的测量之一。频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，即闸门时间为1s。闸门时间可以根据需要取值，大于或小于1S都可以。闸门时间越长，得到的频率值就越准确，但闸门时间越长，则每测一次频率的间隔就越长。闸门时间越短，测得的频率值刷新就越快，但测得的频率精度就受影响。一般取1s作为闸门时间。
- 1 -
武汉理工大学《能力拓展训练》设计说明书
数字频率计的关键组成部分包括测频控制信号发生器、计数器、锁存器、译码驱动电路和显示电路，其原理框图如图1. 1所示。
待测信号 计数器 锁存器 译码驱动电路 数码管显示 测频控制信号发生器 图1.1 原理框图
1.4 设计功能
四位十进制数字频率计用四组七段译码显示的数字频率计，其频率测量范围为1Hz～10kHz。采用记忆显示的方法，即在测量过程中不刷新数据，等数据过程结束后才显示测量结果，给出待测信号的频率值，并保存到下一次测量结束，显示时间不少于1秒。
- 2 -
武汉理工大学《能力拓展训练》设计说明书
第二章 技术与开发工具
2.1 VHDL简介
2.1.1 简介
VHDL主要用于描述数字系统的结构，行为，功能和接口。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可是部分,及端口)和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。VHDL 语言能够成为标准化的硬件描述语言并获得广泛应用 , 它自身必然具有很多其他硬件描述语言所不具备的优点。归纳起来,VHDL 语言主要具有以下优点：
(1) VHDL 语言功能强大，设计方式多样
VHDL 语言具有强大的语言结构, 只需采用简单明确的VHDL语言程序就可以描述十分复杂的硬件电路。同时，它还具有多层次的电路设计描述功能。此外，VHDL 语言能够同时支持同步电路、异步电路和随机电路的设计实现,这是其他硬件描述语言所不能比拟的。VHDL 语言设计方法灵活多样 , 既支持自顶向下的设计方式, 也支持自底向上的设计方法; 既支持模块化设计方法, 也支持层次化设计方法。 (2) VHDL语言具有强大的硬件描述能力
VHDL语言具有多层次的电路设计描述功能，既可描述系统级电路 , 也可以描述门级电路；描述方式既可以采用行为描述、寄存器传输描述或者结构描述，也可以采用三者的混合描述方式。同时，VHDL语言也支持惯性延迟和传输延迟，这样可以准确地建立硬件电路的模型。VHDL语言的强大描述能力还体现在它具有丰富的数据类型。VHDL 语言既支持标准定义的数据类型，也支持用户定义的数据类型，这样便会给硬件描述带来较大的自由度。
- 3 -
武汉理工大学《能力拓展训练》设计说明书
(3) VHDL语言具有很强的移植能力
VHDL语言很强的移植能力主要体现在: 对于同一个硬件电路的 VHDL 语言描述，它可以从一个模拟器移植到另一个模拟器上、从一个综合器移植到另一个综合器上或者从一个工作平台移植到另一个工作平台上去执行。
(4) VHDL语言的设计描述与器件无关
采用VHDL语言描述硬件电路时，设计人员并不需要首先考虑选择进行设计的器件。这样做的好处是可以使设计人员集中精力进行电路设计的优化，而不需要考虑其他的问题。当硬件电路的设计描述完成以后，VHDL 语言允许采用多种不同的器件结构来实现。 (5) VHDL语言程序易于共享和复用
VHDL语言采用基于库(library)的设计方法。在设计过程中，设计人员可以建立各种可再次利用的模块，一个大规模的硬件电路的设计不可能从门级电路开始一步步地进行设计，而是一些模块的累加。这些模块可以预先设计或者使用以前设计中的存档模块，将这些模块存放在库中，就可以在以后的设计中进行复用。
2.1.2 VHDL程序组成部分
全部的VHDL程序由实体（Entity）、构造体(Architecture)、配置（Configuration）、包集合（Package）、库（Library）5个部分组成。各组成部分的作用是：
(1) 实体 用于描述所设计的系统的外部接口信号。 (2) 构造体 用于描述系统内部的结构和行为。
(3) 配置 用于从库中选取不同单元（器件）来组成系统设计的不同版本。 (4) 包集合 存放各设计模块都能共享的数据类型、常数和子程序等。 (5) 库 存放已经编译了的实体、构造体、包集合和配置。库可由系统工程师生成或由ASIC芯片商提供，以便在设计中共享。
2.1.3 VHDL系统优势
- 4 -