安徽大学
本科毕业论文（设计、创
作）
题 目： 基于DDS技术的频率合成研究
学生姓名： 邱梦辉 学号： Z01014189 院（系）： 电气工程与自动化 专业： 自动化 入学时间： 2010 年 9 月 导师姓名： 沙文 职称/学位： 副教授 导师所在单位： 完成时间： 年 月
基于DDS技术的频率合成器的研究
摘 要
直接数字频率合成（DDS）作为近年来发展起来的一种新的频率合成技术，它的主要优点是相对带宽很大，频率转换时间非常短（可小于20 ns），频率分辨率很高，全数字化结构便于集成，输出相位连续可调，且频率、相位和幅度均可实现程控。本文首先介绍了关于频率合成、DDS频率合成、锁相环频率合成、DDS+PLL频率合成的基本概念，然后分析了DDS+PLL频率合成系统在具体设计中应该考虑的问题，完成DDS+PLL频率合成方案的具体实现。
关键词：频率合成；DDS；PLL；锁相环；数字调制
2
Study on frequency synthesizer based on DDS
Abstract
Direct digital frequency synthesis (DDS) is a new kind of recent development of frequency synthesis technology, its main advantage is the wide relative bandwidth, frequency switching time is extremely short (less than 20 ns), high frequency resolution, digital architecture for integration, the output phase is continuous and adjustable, and the frequency, phase and amplitude can be realize the program control. This paper introduces a frequency synthesis, DDS frequency synthesizer, phase locked loop frequency synthesis, DDS+PLL frequency synthesis of the basic concepts, and then analyze the DDS+PLL frequency synthesis system should be taken into account in the specific problems in the design, realization of DDS+PLL frequency synthesizer scheme.
Keywords: Frequency synthesis; DDS; PLL; Phase locked loop; Digital modulation
3
目录
1 引言 ............................................................ 5 1.1 频率合成技术的发展过程 ........................................ 5 1.2 频率合成技术的近况与展望 ...................................... 6 1.3 本文所做的工作 ................................................ 7 2 DDS的基本原理 ................................................... 7 2.1 DDS的理论基础和基本结构 ....................................... 7 2.2 DDS的原理 .................................................... 8 2.3 DDS的结构 ................................................... 10 3 锁相环的基本原理 ............................................... 10 3.2 锁相环调制和应用 ............................................. 13 3.2.1 锁相环在调制和解调中的应用 ................................. 13 3.2.2 锁相环在频率合成电路中的应用 ............................... 14 4 DDS+PPL频率合成的实现 .......................................... 14 4.1 DDS+PPL频率合成的概念 ........................................ 14 4.2 DDS+PPL频率合成的方案 ........................................ 15 4.2.1 PPL内嵌DDS混合方案 ........................................ 15 4.2.2 DDS于PLL环外混频的方案 .................................... 16 4.2.3 DDS直接激励PLL方案 ........................................ 17 4.3 DDS+PPL频率合成系统的问题分析 ................................ 18 4.3.1 DDS+PPL系统的杂散 .......................................... 18 4.3.2 DDS+PPL系统的调频时间 ...................................... 18 5 结论与展望 ..................................................... 19 5.1 全文总结 ..................................................... 19 5.2 展望 ......................................................... 19 参考文献 ......................................................... 20 致谢 ............................................................. 20
4
1 引言
1.1频率合成技术的发展过程
最早期的频率合成器是把一个或多个基准频率通过倍频、分频、混频等一些电路措施来实现频率的算术运算,最后再合成所需的频率,并且通过窄带滤波器选出。这种频率合成方法是对频率进行直接加减乘除的运算,所以也被称为直接频率合成技术,也就是第一代频率合成技术。其工作特点是需要大量的晶体滤、波器、混频器等硬件,导致难于集成,它的优点是频率捷变的时间较短。 在第一代频率合成技术中, 设计直接频率合成器首要关注但也很难解决的问题是如何抑制谐波及组合频率。所以在直接频率合成技术之后又出现了间接频率合成技术,这就是利用锁相环构成的频率合成器。也被称为第二代频率合成技术。早期的PLL使用模拟锁相环,后来又使用了全数字锁相环和数模混合的锁相环。目前最为普遍的PLL频率合成组成方式是数字鉴相器、分频器加模拟环路滤波、压控振荡器的混合锁相环。先通过对PLL中的VCO输出进行可编程的数字分频，然后再进行鉴相,这样很容易实现多频点的输出。这与直接频率合成有所不同的是, PLL的跟踪、噪声、捕捉性能和稳定性的研究是锁相频率合成的系统分析重点,而不是组合频率的抑制。PLL频率合成技术具有极宽的频率范围,良好的寄生抑制性能,输出频谱纯度也很高,并且输出频率易于程控。其主要缺点是频率转换时间比较长,从而很难实现快速跳频;此外,假如PLL的输出要想实现细步长则，就会恶化输出频谱的相位噪声,因此PLL很难实现高分辨率。相位噪声、鉴相杂散和跳频速度是PLL频率合成器的三个主要指标。
随着计算机技术、数字信号理论、微电子技术以及DSP技术的发展, 一种革命性的技术在频率合成领域诞生了,这就是二十世纪七十年代出现的直接数字频率合成技术(DDS, Direct Digital Synthesis)。1972年, C.M. Rader和J. Tierney等人首次在<<数字频率合成器>>一文中提出了一种新型的频率合成技术，也就是直接数字频率合成(DDS)的概念。从而为频率合成技术的发展揭开了新篇章,这标志着频率合成技术第三代的产生。DDS技术是一种利用数字方式累加相位,再用相位和来查询正弦函数表，得到正弦波的离散数字序列,最后通过D/A变换，形成模拟正弦波的频率合成方法。DDS频率合成技术具有超细的分辨率(可达1uHz)，超高的捷变速度(小于或等于0.1lus)，可以输出宽带的正交信号,容易实现线性调频和其他各种频率、相位、幅度调制,输出频率的稳定度和相位噪声等指标与系统时钟相当,便于单片集成的全数字化等一系列优良性能。因而在后来的短短二三十年时间中,得到了飞速的发展和广泛的应用。
但是，DDS也有其不足之处，首先输出带宽小：这主要受DDS工作时钟频率的限制,目前市场上价格较为便宜的,如AD9854,时钟频率为30OMHz,输出带宽为
5