CLB概述
2015年8月13日 20:49
CLB（可配置逻辑模块）是实现时序电路和组合电路的主要逻辑资源，每一个CLB单元通过一个交换矩阵连接到通用路由矩阵上。
在一个CLB单元内，有一对slice，这两个silce各自单独成列，互不直连。 CLB以及其内部的slice布局如下图所示，注意X?Y?的规律。
Slice描述
2015年8月13日 21:30
每一个slice有： 逻辑函数生成器（LUT） 存储元件 4个 8个 这些单元可以提供逻辑和ROM功能。
slice的种类
slice有三种：SLICEX、SLICEL、SLICEM
种类 SLICEX SLICEL 功能 最基本的slice；多路复用器 多功能多路复用器；算数进位链，可以串联同列的slice 数量 50% ≈25% 没有存储功能，没有进位链 没有存储功能 SLICEM 上述功能外，还可将LUT用作64bit分布式RAM or ≈25% 可变长的移位寄存器（最长32bit） 每一列CLB包含两列slice，右边一列是SLICEX，左边一列SLICEL和SLICEM大约各占一半数量。（XC6SLX4没有SLICEL）
三种slice的电路图