Spartan-6中的进位链是上行进位链，每个slice具有4位的高度。考虑到进位链的上行结构特点，在设计中，要特别注意进位链的长度，因为如果当进位链长度超出1列时，进位会导致延时变长很多，影响时序。 快速先行进位逻辑有1个原语，即CARRY4。
互联资源
2015年8月18日 17:38
Interconnect, also called routing.
互联网络具有可编程能力，用来实现FPGA中功能单元（如：IOBs、 CLBs、DSP slices、block RAM）的互联互通。
大多数的互联特性对FPGA设计者是透明的，只有几种互联是在设计者的控制下的，如：时钟路由资源（通过clock buffers来选择），GTS、GSR（通过使用STARTUP_SPARTAN6原语来选择）。
了解通用的路由资源有助于考虑从底层规划设计的结构。
类型
2015年8月18日 19:54
Spartan-6架构中的路由根据他们的长度来分类，越长的路由速度越快。 Fast Interconnets Single Interconnects Double Interconnects Quad Interconnects
互联延迟和优化
设计中，根据应用和负载的不同，互联延迟也不同。互联的类型、传输的距离、需要穿过的交换矩阵都影响着延迟。
大多的时间问题都是通过检查块延迟并使用更少的层级、更快的路径来解决。If interconnect delays seem too long, increase PAR effort levels or iterations to improve performance along with making sure that the required timing is in the constraints file. 减小互联延迟，往往要通过改变布局，而不是改变互联。
全局控制信号
2015年8月18日 20:36
GSR、GTS不适用任何通用路由资源。
STARTUP_SPARTAN6原语
2015年8月18日 20:42
GSR、GTS信号资源是通过STARTUP_SPARTAN6原语定义和连接的。这原语允许用户定义这些专用网络的资源。
GSR和GTS信号在配置过程中总是有效的，在STARTUP原语上将信号连接给它们定义了配置完成后如何控制它们。默认的，它们在配置后的启动阶段，被选中的时钟周期内是失效的。
综述
2015年8月18日 20:56
底层布局
Floorplanning canbe done either before or after automatic place and route, but automatic place and route isalways recommended first before specifying user floorplanning.
The PlanAhead DesignAnalysis tool provides a graphical view of placement, and helps the designermake choicesbetween RTL coding and synthesis and implementation, with extensive designexplorationand analysis features.
CLB/SLICE的时钟模块
2015年8月18日 15:09
LUT和存储元件的时间模块
2015年8月18日 15:16
slice简化图，只显示了与时间模块相关的元素：