Only theCLK signal has independent polarity but applies it to all eight storage elements. Anyinverter placed on the clock signal is automatically absorbed.
The CE and SR signals areactive High. All flip-flop and latch primitives have CE and non-CE versions.
SR信号的优先级高于CE。
初始化
SR信号驱使存储单元进入SRINIT1或SRINIT0定义的初始化状态。
在1个slice中，SRINIT1、SRINIT0可以为每个存储单元分别定义，RS类型（同步 or 异步）的选择是共用的。
配置后的初始状态或全局定义的初始状态都是被同样的SRINIT选项所定义。任意时候，一旦GSR信号被宣告，就会置为初始状态。GSR信号总是在配置时被宣告，在配置后若想控制它，可以通过使用STARTUP_SPARTAN6基元来实现。为了使设计的灵活性和利用率最大化，建议使用GSR，避免局部初始化信号。
在设计中，任何存储元素的初始状态(SRINIT)，要么被INIT属性所定义，要么被RS所定义。如果两种方法都被使用，他们必须都是0或都是1。INIT=0或reset选择SRINIT0，INIT=1或set选择SRINIT1。
无论是被global power-up/GSR还是被局域的SR初始化，存储元素必须被初始化为相同的值。1个存储元素不能既set又reset，除非它被定义为一个同步函数，那样它可以被划归在LUT里。当指定INIT为相反状态时，避免用控制输入端口实例化基元，例如，给1个reset输入给FDRE（带复位端和使能端的寄存器），而初始化属性设置为1。当将1个设计从其他平台移植到Spartan-6架构时，应当小心。如果转变一个现有的FPGA设计，避免基元同时使用set和reset，比如FDCPE基元。
虽然1个slice中的8个触发器可以被初始化为不同的值，但它们必须使用同样的SR输入。第二次初始化控制需要使用1个多余slice，所以应使初始化信号最少化。对1个slice中的所有触发器，SR输入可以被关闭；当在LUT中以同步方式使用触发器时，SR输入也可被独立的应用于每一个触发器。
无论LUT是被用作分布式RAM还是移位寄存器，SR信号对触发器都是有用的，这使得1个寄存器可以从分布式RAM或者an additional pipeline stage in a shift register 读取数据，并且任然支持初始化。
1个寄存器或者实现锁存器功能的4个存储单元的set和reset功能的配置选项如下：
没有set或reset 同步set 同步reset
异步set（preset） 异步reset（clear）
分布式RAM和存储器（SLICEM only）
2015年8月15日 00:39
SLICEM中的函数生成器添加了数据输入和写使能，这使得函数生成器（LUT）可以配置成称为分布式RAM的同步存储器。多个LUT可以灵活地组合起来，存储较多数据。 可以将分布式RAM配置成多种形式：
ROM
2015年8月17日 20:40
所有LUT可以实现1个64*1位的ROM。有三种配置方式：ROM64*1、ROM128*1和ROM256*1。
SLICEM和SLICEL中的ROM可以级连成更宽的ROM。
移位寄存器（SLICEM only）
2015年8月17日 21:12
SLICEM的LUT还可配置成32位移位寄存器，无需使用SLICE中提供的触发器。以这种方法使用的LUT可以将串行数据延迟1-32个时钟周期。移位寄存器的移位输入D和移位输出Q31用来将LUT级联成更长的移位寄存器，1个SLICEM里面的4个LUT可以级联，产生128个时钟周期的延时。
CLB之间也可以连接组成移位寄存器，用于平衡数据流水线的时序。需要延时或延迟补偿的应用可使用这些移位寄存器开发高效、低成本的设计。在同步FIFO和内容可寻址存储器（CAM）设计中，移位寄存器也很有用。
多路复用器
2015年8月18日 00:07
多路复用器F7AMUX、F7BMUX和F8MUX通常和函数发生器或者片上逻辑一起实现多种多路复用器。
LUT可以实现如下多路复用器：
1个LUT实现4:1多路复用器 2个LUT实现8:1多路复用器 4个LUT实现16:1多路复用器
快速先行进位逻辑
2015年8月18日 08:37
除了函数生成器外，SLICEM和SLICEL还包含专门的进位逻辑，用于slice中实现快速算数加减运算。
CLB中有一个进位链能解决多位宽加法、乘法从最低位向最高位进位的延时问题。 先行进位逻辑有专用的进位通道和进位多路复用器（MUXCY），可以用来级联函数生成器，以实现更宽更复杂的逻辑函数，提高CLB的算数运算速度。