7、组合逻辑电路的基本单元是 门电路 ，时序逻辑电路的基本单元是 触发器 。 8、JK触发器的次态方程为 Qn?1Qn?1?JQn?KQn ；D触发器的次态方程为
?Dn 。
9、触发器有两个互非的输出端Q和Q，通常规定Q=1，Q=0时为触发器的 “1” 状态；Q=0，Q=1时为触发器的 “0” 状态。
10、两个与非门组成的基本RS触发器，在正常工作时，不允许R?S? 0 ，其特征方程为 Qn?1?S?RQn ，约束条件为 R?S?1 。
11、钟控的RS触发器，在正常工作时，不允许输入端R=S= 1 ，其特征方程为
Qn?1 ?S?RQ （CP?1）n，约束条件为 SR=0 。
12、把JK触发器 的两个输入端连在一起 就构成了T触发器，T触发器具有的逻辑功能是 保持 和 翻转 。
13、让 T 触发器恒输入“1”就构成了T'触发器，这种触发器仅具有 翻转 功能。 二、正误识别题
1、仅具有保持和翻转功能的触发器是RS触发器。 （错） 2、基本的RS触发器具有“空翻”现象。 （错） 3、钟控的RS触发器的约束条件是：R＋S=0。 （错） 4、JK触发器的特征方程是：Qn?1?JQ?KQn。 （错） 5、D触发器的输出总是跟随其输入的变化而变化。 （对） 6、CP=0时，由于JK触发器的导引门被封锁而触发器状态不变。 （错） 7、主从型JK触发器的从触发器开启时刻在CP下降沿到来时。 （对） 8、触发器和逻辑门一样，输出取决于输入现态。 （错） 9、维持阻塞D触发器状态变化在CP下降沿到来时。 （错） 10、凡采用电位触发方式的触发器，都存在“空翻”现象。 （错） 三、选择题
1、仅具有置“0”和置“1”功能的触发器是（ C ）。
A、基本RS触发器 B、钟控RS触发器 C、D触发器 D、JK触发器
2、由与非门组成的基本RS触发器不允许输入的变量组合S?R为（ A ）。
A、00 B、01 C、10 D、11 3、钟控RS触发器的特征方程是（ D ）。
A、Qn?1?R?Qn B、Qn?1?S?Qn C、Qn?1?R?SQn D、Qn?1?S?RQn 4、仅具有保持和翻转功能的触发器是（ B ）。
A、JK触发器 B、T触发器 C、D触发器 D、Tˊ触发器
41
n5、触发器由门电路构成，但它不同门电路功能，主要特点是（ C ）
A、具有翻转功能 B、具有保持功能 C、具有记忆功能 6、TTL集成触发器直接置0端RD和直接置1端SD在触发器正常工作时应（ C ）
A、RD=1，SD=0 B、RD=0，SD=1 C、保持高电平“1” D、保持低电平“0” 7、按触发器触发方式的不同，双稳态触发器可分为（ C ）
A、高电平触发和低电平触发 B、上升沿触发和下降沿触发 C、电平触发或边沿触发 D、输入触发或时钟触发 8、按逻辑功能的不同，双稳态触发器可分为（ A ）。
A、RS、JK、D、T等 B、主从型和维持阻塞型 C、TTL型和MOS型 D、上述均包括 9、为避免“空翻”现象，应采用（ B ）方式的触发器。
A、主从触发 B、边沿触发 C、电平触发 10、为防止“空翻”，应采用（ C ）结构的触发器。
A、TTL B、MOS C、主从或维持阻塞 四、简述题
1、时序逻辑电路的基本单元是什么？组合逻辑电路的基本单元又是什么？ 答：时序逻辑电路的基本单元是触发器，组合逻辑电路的基本单元是门电路。 2、何谓“空翻”现象？抑制“空翻”可采取什么措施？
答：所谓“空翻”，是指触发器在一个CP脉冲为1期间输出状态发生多次变化的现象。抑制“空翻”的最有效方法就是选用边沿触发方式的触发器。
3、触发器有哪几种常见的电路结构形式？它们各有什么样的动作特点？
答：触发器常见的电路结构形式有两个与非门或两个或非门构成的基本RS触发器、由基本RS触发器和导引门构成的钟控RS触发器、主从型JK触发器以及维护阻塞D触发器等。基本RS触发器的输出随着输入的变化而变化，电平触发；钟控RS触发器是在CP=1期间输出随输入的变化而变化；主从型JK触发器在时钟脉冲下降沿到来时触发；维持阻塞D触发器是在时钟脉冲上升沿到来时刻触发。
4、试分别写出钟控RS触发器、JK触发器和D触发器的特征方程。 答：钟控RS触发器的特征方程：Qn?1D触发器的特征方程：Q
n +1
，SR=0（约束条件）； ?S?RQ （CP?1）nJK触发器的特征方程：Qn?1?JQn?KQn； = D。 nQQ5、你能否推出由两个或非门组成的基本RS触发器的功能？写出其真值表。 答：由两个或非门组成的基本RS触发器如图
42 ≥1 门1 ≥1 门2 R S 或非门构成的基本RS触发器
所示，其功能与钟控RS触发器相同，所不同点是或非门构成的基本RS触发器是电平触发方式，没有时钟脉冲控制。
功能真值表也与钟控RS触发器完全相同。
五、分析题
1、已知TTL主从型JK触发器的输入控制端J和K及CP脉冲波形如图6-20所示，试根据它们的波形画出相应输出端Q的波形。（8分）
Q
2、写出图6-21所示各逻辑电路的次态方程。（每图3分，共18分）
A CP 1D C1 （a）
1 CP 1J C1 1K （d）
Q
CP Q
CP 1D C1 （b） 1J C1 1K （e）
Q
CP Q
CP 1D C1 （c） 1J C1 1K （f）
Q Q
CP J K 图6-20 检测题6.5.1波形图 图6-21检测题6.5.2逻辑图
解：（a）图：Qn?1?A （b）图：Qn?1?Dn （c）图：Qn?1?Qn （d）图：Qn?1
3、图6-22所示成的电路，试画出在形。（9分）
CP 1D C1 ?Qn （e）图：Qn?1?Qn （f）图：Qn?1?Qn Q0 Q Q Q1 1D 43 C1 为维持阻塞D触发器构CP脉冲下Q0和Q1的波
Q Q 图6-22 检测题6.5.3逻辑图
解：Q0n+1=Q0，Q1n+1=Q1，设触发器初态为00，各位触发器在CP上升沿触发。 显然在每一个CP脉冲上升沿到来时，触发器Q0状态就翻转一次，而触发器Q1的状态翻转发生在Q0由0到1时刻。图略。
nn
7.1 检验学习结果 1、如何区分同步时序逻辑电路和异步时序逻辑电路？
答：若时序逻辑电路中各位触发器共用一个时钟脉冲CP触发，为同步时序逻辑电路；若各位触发器的CP脉冲端子不同，就是异步时序逻辑电路。
2、你能正确判断出什么是米莱型时序逻辑电路和莫尔型时序逻辑电路吗？ 答：时序逻辑电路除CP端子外还有其它输入信号时，为米莱型时序逻辑电路，若时序逻辑电路除了触发器没有其它单元时，称为莫尔型时序逻辑电路。
3、试述时序逻辑电路的分析步骤？
答：时序逻辑电路的一般分析步骤通常为：①确定时序逻辑电路的类型。②根据已知时序逻辑电路，分别写出相应的驱动方程、次态方程、输出方程，当所分析电路属于异步时序逻辑电路，还需要写出各位触发器的时钟方程。③根据次态方程、时钟方程或输出方程，填写状态转换真值表或状态转换图。④根据分析结果和转换真值表，得出时序逻辑电路的逻辑功能。
4、对图7-4所示时序逻辑电路进行分析，写出其功能真值表。
答：对图7-4所示时序逻辑电路进行分析，写出其功能真值表。
44
Q1 Q2 Q3
RD CP 图7-4 检验题4逻辑电路
J F1 K Q J F2 K Q1 Q& J F3 K 2 Q3 分析：此电路各位触发器的CP脉冲不同，因此是异步时序逻辑电路，因为没有其它输入，因此判断为莫尔型异步时序逻辑电路。 （1）各位触发器的驱动方程：
J1?Q3 K1?1 J2?1 K2?1 J3?Q1Q2 K3?1
（2）各位触发器的次态方程：
Q1n?1?Q3Q1 Q2n?1?Q2 Q3n?1?Q1Q2Q3
（3）各位触发器的时钟方程：
CP1=CP CP2=Q1 CP3=CP
（4）根据上面各方程列出逻辑电路的状态转换真值表 CP1 1↓ 2↓ 3↓ 4↓ 5↓ 6↓ 7↓ 8↓
CP2 ↓ ↓ ↓ ↓ CP3 1↓ 2↓ 3↓ 4↓ 5↓ 6↓ 7↓ 8↓ Q3 Q2 Q1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 nnnQ3 Q2 Q1 0 1 1 1 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 n+1n+1n+17.2 检验学习结果 1、何谓计数器的“自启动”能力？
答：时序逻辑电路中某计数器开机时出现的无效状态码，不用人工或其它设备的干预，这些无效码能够很快自行进入有效循环体，称为计数器的“自启动”能力。
2、试用74LS90集成计数器构成一个十二进制计数器，要求用反馈预置数法实现。
45