A B C D & =1 ≥1 F
A B 1 C
≥1 & ≥1 F
(a)
图9-43 9.5.2逻辑电路图
(b)
解：（a）图逻辑函数表达式：F?AD?AC?BD?BC?ABCD （b）图逻辑函数表达式：F?AB?BC 六、设计题（共10分）
1、画出实现逻辑函数F?AB?ABC?AC的逻辑电路。（5分） 设计：本题逻辑函数式可化为最简式为F
A B C & ≥1 ?AB?C，逻辑电路为：
F 2、设计一个三变量的判偶逻辑电路。（5分）
设计：本题逻辑函数式的最简式为F?ABC?ABC?ABC，逻辑电路为：
A
& 1 B 1 ≥1 & F C
1 &
*应用能力训练附加题：用与非门设计一个组合逻辑电路，完成如下功能：只有当三个裁判（包括裁判长）或裁判长和一个裁判认为杠铃已举起并符合标准时，按下按键，使灯亮（或铃响），表示此次举重成功，否则，表示举重失败。
解：附加题显然是一个三变量的多数表决电路。其中三个裁判为输入变量，按键为输出变量。普通裁判同意为1分，裁判长A同意为2分，满3分时F为1，同意举重成功；不足3分F为0，表示举重失败。
真值表为： A B C 0 0 0
36
F 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 相应逻辑表达式为：F
C ?ABC?ABC?ABC?AC?AB?ABAC0 0 0 0 1 1 1 A B & & & F 6.1 检验学习结果 1、触发器和门电路有何联系和区别？在输出形式上有何不同？
答：触发器基本单元是由门电路组成的，例如RS触发器就是由两个与非门或两个或非门构成的，门电路是组合逻辑电路的基本单元，触发器是时序逻辑电路的基本单元，门电路的输出仅取决于其输入，触发器的输出不仅与输入现态有关，而且还与原来输出状态有关，即具有记忆性。门电路的输出只有一个，触发器的输出是互非的两种状态。
2、基本RS触发器通常有几种组成形式？最常用的组成形式是哪一种？
答：基本RS触发器是任何结构复杂的触发器必须包含的一个最基本的组成单元，通常可以由两个与非门交叉连接构成，也可以由两个或非门交叉连接构成。用中较多的是由两个与非门交叉组成构成的基本RS触发器。
3、由两个与非门构成的基本RS触发器，有几种功能？约束条件是什么？ 答：由两个与非门构成的基本RS触发器，具有“置0、置1、保持”三种功能，还存在一种禁止态，约束条件是R?S?1。
4、能否写出两个或非门构成的基本RS触发器的逻辑功能及约束条件？
答：两个或非门构成的基本RS触发器也同样具有“置0、置1、保持”三种功能，也存在一种禁止态，约束条件是SR＝0。
6.2 检验学习结果 1、钟控RS触发器中的RD和SD在电路中起何作用？触发器正常工作时它们应如何
37
处理？
答：钟控RS触发器中的RD在电路中起的作用是直接置0功能，低电平有效，SD在电路中起的作用是直接置1功能，也是低电平有效；触发器正常工作时这两个端子必须悬空置1，触发器才能正常工作。
2、钟控RS触发器两个输入端的有效态和两个与非门构成的基本RS触发器的有效态相同吗？区别在哪里？
答：钟控RS触发器两个输入端的有效态和两个与非门构成的基本RS触发器的有效态不同，钟控RS触发器输入的有效态是高电平，与非门构成的基本RS触发器输入有效态是低电平，因此，钟控RS触发器的两个输入端不能同时为高电平，而与非门构成的基本RS触发器的两个输入端不能同时为低电平。
3、何谓“空翻”？造成“空翻”的原因是什么？“空翻”和“不定”状态有何区别？如何有效地解决“空翻”问题？
答：电位触发方式的钟控RS触发器，在时钟脉冲CP＝1期间，若输入端R或S发生多次变化，输出将随着输入而相应发生多次翻转，这种现象称为“空翻”。“空翻”情况下一般无法确切地判断触发器的状态，由此造成触发器工作的不可靠。为确保数字系统的可靠工作，要求触发器在一个CP脉冲期间至多翻转一次，即不允许空翻现象的出现。为此，人们研制出了边沿触发方式的主从型JK触发器和维持阻塞型的D触发器等等。这些触发器由于只在时钟脉冲边沿到来时发生翻转，从而有效地抑制了空翻现象。“不定”态指触发器本该保持互非状态的两个输出端子，输出达到一一致的现象。
4、钟控RS触发器的触发方式如何？你能根据电路图说出在CP=0期间触发器为何状态不变的道理吗？
答：钟控RS触发器的触发方式是电平触发方式，由钟控RS触发器的结构逻辑图可知，在CP=0期间，与输入端相连的两个与非门都是有0出1，若电路现态Q=1，则Q输出端全1出0，Q端有0出1，原来状态不发生变化；若电路现态Q=0，则Q输出端全1出0，Q端有0出1，原来状态也不发生变化。
6.3 检验学习结果 1、主从型JK触发器的导引电路包括几个逻辑门？在什么情况下触发工作？何种情况下被封锁？属于哪种触发方式？
答：主从型JK触发器的导引电路包括四个逻辑门，在CP=1期间，导引电路的输出次态Q1n+1则随着JK输入端的变化而改变，属于电位触发方式；当CP下降沿到来时，导引电路由于CP=0被封锁，把CP=1期间的最后输出状态记忆下来，作为从触发器的输入。
38
2、主从型JK触发器的基本触发电路包括几个逻辑门？在什么情况下触发工作？何种情况下被封锁？属于哪种触发方式？
答：主从型JK触发器的基本触发电路也包括四个逻辑门，在CP下降沿到来时触发工作，在CP=1期间被封锁，基本触发电路属于边沿触发方式。
3、试默写出JK触发器的特征方程式和功能真值表。
答：JK触发器的状态方程为：Qn?1?JQn?KQn，功能真值表如下： 控 制 端 SD RD CP 输 入 端 J K × × × × × × 0 0 0 1 1 0 1 1 原 态 Qn × × × 0或1 0或1 0或1 0或1 次 态 Qn+1 1 0 不定 0或1 0 1 1或0 触发器 功 能 置1 置0 禁止 保持 置0 置1 翻转 0 1 × 1 0 × 0 0 × 1 1 ↓ 1 1 ↓ 1 1 ↓ 1 1 ↓
4、JK触发器具有哪些逻辑功能？由JK触发器构成的T触发器有哪些功能？T＇触发器的功能呢？
答：JK触发器具有“置0、置1、保持和翻转”四种功能；由JK触发器构成的T触发器的功能是“保持和翻转”两种功能；Tˊ触发器则只有“翻转”一种功能。
5、主从型JK触发器能够抑制“空翻”现象，具体表现能说出来吗？
答：主从型JK触发器下跳沿之后的CP?1期间，由于触发器的导引电路被封锁而基本触发电路的输入状态不再发生变化，因此JK触发器将保持下降沿时的状态不变。显然主从型JK触发器只在CP脉冲下降沿到来时触发动作，从而有效地抑制了“空翻”现象，保证了触发器工作的可靠性，提高了触发器的抗干扰能力。
6.4 检验学习结果
1、为什么说D触发器可以有效地抑制“空翻”现象？D触发器的基本结构组成分哪两大部分？
答：D触发器由钟控RS触发器和构成输入信号的导引门两大部分构成。D触发器在CP=0时，钟控RS触发器“有0出1”被封锁，触发器保持现态不变；当CP上升沿到来时刻，钟控RS触发器触发开启，导引门此刻的输出数据被钟控RS触发器作为输入接受，触发器触发动作，从而有效地抑制了“空翻”。
39
2、如何解释维持阻塞D触发器的“维持”和“阻塞”？
答：D触发器的输出随着输入D的变化而变化，且在时钟脉冲上升沿到来时触发。由于D触发器的状态在CP上升沿到来时总是维持原来的输入信号D作用的结果，而输入信号的变化在此时被有效地阻塞掉了，这一点正是维持阻塞名称的由来。
3、你能默写出D触发器的特征方程式和功能真值表吗？ 答：D触发器的状态方程为：Qn?1?Dn，真值表如下： 控 制 端 SD RD CP 输 入 端 D × × × 0 1 原 态 Qn × × × 0或1 0或1 次 态 Qn+1 1 0 不定 0 1 触发器 功 能 置1 置0 禁止 置0 置1 0 1 × 1 0 × 0 0 × 1 1 ↑ 1 1 ↑
4、在逻辑图符号中，你是如何区别出某触发器是“电平”触发还是“边沿”触发的？又是如何判断某触发器输入端是高电平有效或是低电平有效的？
答：逻辑图输入端子有圆圈的表示低电平触发，输出端子有圆圈的表示“非”；不带三角符号的表示电位触发方式，带三角符号的表示边沿触发方式；带三角符号及圆圈的表示下降沿触发，有三角符号不带圆圈的表示上升沿触发。
第6章 检测题 （共100分，120分钟）
一、填空题
1、两个与非门构成的基本RS触发器的功能有 清零 、 置1 和 保持 。电路中不允许两个输入端同时为 为低电平 ，否则将出现逻辑混乱。
2、通常把一个CP脉冲引起触发器多次翻转的现象称为 空翻 ，有这种现象的触发器是 钟控RS 触发器，此类触发器的工作属于 电平 触发方式。
3、为有效地抑制“空翻”，人们研制出了 边沿 触发方式的 主从型JK 触发器和 维持阻塞D 触发器。
4、JK触发器具有 置0 、 置1 、 保持 和 翻转 四种功能。欲使JK触发器实现
Qn?1n?Q的功能，则输入端J应接 1 ，K应接 1 。
5、D触发器的输入端子有 1 个，具有 置0 和 置1 的功能。
6、触发器的逻辑功能通常可用 功能真值表 、 逻辑函数式 、 状态转换图 和 时序波形图 等多种方法进行描述。
40