图的规定。如未规定最小间距，因加工造成加工文件中给出的导体标称间距减少，对于3级产品，允许减少量应当为20%，对于1级和2级产品，允许减少量应当为30%（前述最小成品间距要求仍适用）。
3.5.3 导体缺陷 导电图形应当没有裂纹、裂口或撕裂。导线的几何形状指其宽度×厚度×长度。任何3.5.3.1节和3.5.3.2节规定的缺陷的组合使导体等效横截面积（宽度×厚度）减少，对于2级和3级产品品，不应当大于最小值（最小宽度×最小厚度）的20%，对于1级产品，则不应当大于最小值的30%。导体上缺陷区域长度的总和，对于1级产品，不应当大于导体长度的10%或25.0mm[0.984in]，对于2级和3级产品，不应当大于导体长度的10%或13.0mm[0.512in]，取两者中的较小者。
3.5.3.1 导体宽度的减少 由于对位不准或暴露基材的孤立缺陷（如边缘粗糙、缺口、针孔和划痕）造成最小导体宽度（规定或推算值）减少，对于2级和3级产品，允许减少量应当不大于最小导体宽度的20%，对于1级产品，允许减少量应当不大于最小导体宽度的30%
注：因为允许减少量是以客户原始图纸设计为依据，所以生产商在前端加工（CAM）设计时，要了解其蚀刻公差并在客户原始图纸设计上增加生产补偿。
3.5.3.2 导体厚度的减少 由于孤立缺陷（如边缘粗糙、缺口、针孔、未层压和划痕）使得最小导体厚度减少，对于2级和3级产品，允许减少量应当不大于最小导体厚度的20%，对于1级产品，允许减少量应当不大于最小导体厚度的30%。
3.5.4 导电表面
3.5.4.1 接地层或电源层上的缺口和针孔 对于2级和3级产品，接地层或电源层上的缺口和针孔，如其最长尺寸不
22
大于1.0mm[0.0394in]，且每面的每625cm[96.88in]的面积内不多于4处缺陷，是可接受的。对于1级产品，其最长尺
22
寸应当为1.5mm[0.0591in]，且每面的每625cm[96.88in]的面积内不多于6处缺陷。
3.5.4.2 可焊表面贴装焊盘 沿着焊盘边缘或焊盘内部的缺陷不应当超出3.5.4.2.1节和3.5.4.2.2节的要求。
3.5.4.2.1 矩形表面贴装焊盘 沿焊盘外部边缘的缺陷，如缺口、凹痕、针孔等，对于2级和3级印制板，不应当超过焊盘长度或宽度的20%，对于1级，不应当超过30%，且缺陷不应当侵占表面贴装焊盘关键区域，关键区域的定义为以焊盘中心宽度的80%乘以焊盘中心长度的80%，如图3-4所示。对于2级和3级产品，焊盘内的缺陷不应当超过焊盘长度或宽度的10%，对于1级产品，焊盘内的缺陷不应当超过焊盘长度或宽度的20%，且焊盘内的缺陷应当位于表面贴装焊盘关键区域以外。对1级、2级和3级产品，在关键区域内允许有1个可见的电气测试探针压痕。
图3-4 矩形表面贴装焊盘
Dent/Probe “witness” per pad allowed in pristine area：在每个焊盘的关键区域内允许有1个凹痕/探针压痕。 20% of length and width for Class 2 and Class 3 does not encroach pristine area： 对于2级和3级产品，≤20%长度及宽度的缺陷不能侵占关键区域。
Equal to central 80% of length and width of SMT land：关键区域为SMT焊盘长度和宽度的80%以内的中心区。 10% of length and width for Class 2 and Class 3 does not encroach pristine area： 对于2级和3级产品，≤10%长度和宽度的缺陷在关键区域外。
Pin Holes acceptable outside pristine area：在关键区域以外的针孔是可接受的。
3.5.4.2.2 圆形表面贴装焊盘（BGA焊盘） 对于1级、2级或3级产品，沿着焊盘边缘的缺陷，如缺口、凹痕和针孔，向焊盘中心的径向辐射不应当超过焊盘直径的10%，且对于2级或3级印制板，不应当超过焊盘周长的20%，对于1级印制板，不应当超过焊盘周长的30%，如图3-5所示。在焊盘直径的中点为中心，焊盘直径80%的关键区域内不应当有缺陷。对于1、2和3级产品，关键区域内的电气测试探针“压痕”是制造工艺的必然结果，只要满足最终涂覆的要求，是可接受的。
图3-5 圆形表面贴装焊盘
Pin Holes acceptable outside pristine area：在关键区域以外的针孔是可接受的。
“witness”Mark allowed in pristine area：在关键区域允许可见的凹痕/探针“压痕”。 Solder Mask：阻焊膜
Clearance in Mask：阻焊膜内的间隙
16
Defect ≤10% of land diameter and ≤20% of land circumference for class 2 or 3 and does not encroach prinstine area：
对于2、3级印制板，小于10%焊盘直径且小于20%周长的缺陷不能侵占关键区域。 Pristine Area （central 80% of diameter）：关键区域（直径的80%）
3.5.4.3 金属线键合盘（WBP） 金属线键合盘应当有符合1.3.4.3节规定的电镀金或化学镍/浸金（ENIG）导体最终涂覆，用于超声波压焊（GWB-1）和热压焊（GWB-2），或有符合采购文件规定的导体最终涂覆。最终涂覆层的厚度应当符合表3-2中适用涂覆层的要求。金属线键合盘的关键区域应当为以金属线键合盘为中心，焊盘长度的80%及焊盘宽度的80%范围内的区域，如图3-4所示。金属线键合盘关键区域的最大表面粗糙度应当按照适用的测试方法测量，或由供需双方协商确定，且应当为0.8μm[32μin]RMS（均方根值）。如采用IPC-TM-650测试方法2.4.15，为获得关键区域内的均方根值，推荐将该方法中定义的粗糙度取样宽度调节到金属线键合盘最大长度的约80%。关键区域内应当没有违反0.8μm[32μin]RMS粗糙度要求的凹痕、结瘤、划痕、可见的电气测试探针压痕或其他缺陷。关于表面粗糙度的更多信息，参见ASME B46.1。
3.5.4.4 印制板边连接器连接盘 除下述情况外，镀金或镀其他贵金属的板边连接盘的插拔区或关键接触区，不应当有露底层镍或露铜的切口或划痕、凸起于以上表面的溅出焊料或锡铅镀层、和结瘤或表面的金属凸点。若麻点、针孔、压痕或凹陷的最长尺寸未超过150μm[5906μin]，每个连接盘上的缺陷不超过3个，且有这些缺陷的连接盘不多于连接盘总数的30%，是可接受的。上述缺陷的限制不适用于围绕包括关键区域在内的连接盘0.15mm[0.00591in]宽的边缘区。
3.5.4.5 退润湿 对于锡、锡铅再流或焊料涂覆的表面，导体上、焊料连接区域和接地层或电源层上的退润湿允许范围如下：
a） 导线和接地层/电源层 - 所有级别产品均允许。
b） 单独的焊接连接区域 – 1级-15%；2级-5%；3级-5%。
3.5.4.6 不润湿 对于锡、锡铅再流或焊料涂覆的表面，任何要求焊接连接的导电表面不允许出现不润湿。
3.5.4.7 最终涂覆覆盖 最终涂覆应当满足J-STD-003可焊性要求。
3.5.4.7.1 露铜（不要求焊接的区域） 不要求焊接的区域出现露铜，对于3级产品，允许为导体表面的1%，对于1级和2级产品，允许为导体表面的5%。覆盖不适用于导体垂直边缘。
3.5.4.7.2 阻焊膜下的锡铅（不要求焊接的区域） 阻焊膜重叠或侵占在不要求焊接区域的锡铅或焊料上，如未超过150μm[5,906μin]，是可接受的。
3.5.4.8 填塞孔的盖覆电镀 当采购文件中规定对填塞孔盖覆电镀时，除非被阻焊膜覆盖住，否则盖覆电镀层不允许有暴露树脂填塞料的空洞。盖覆电镀孔上可见的凹陷（凹坑）和凸起（凸块）如满足表3-10的要求，是可接受的。
3.6 结构完整性 印制板应当满足3.6.2节规定的用于热应力后（见3.6.1节）评价的测试附连板图形结构完整性要求。
虽然附连测试图形A和B或A/B指定用于此项测试，允许使用成品板建立产品验收要求，但应当由供需双方协商确定。印制板上所选的区域应当包含孔和铜要素，从而能够对本规范中的所有要求进行评定。从成品印制板上所选的显微切片应当从在制板对角选取，应当在X和Y轴上进行检验，且每个切片至少应当要含有3个孔。
成品板及含有镀覆孔的质量一致性测试电路中所有其他测试附连板均应当能够满足本节要求。结构完整性应当用于通过显微剖切技术评定2型至6型印制板的测试附连板或成品印制板。对于2型印制板不适用的特征（如内层分离、内层夹杂物和内层铜箔裂缝的要求）不做评定。只能通过使用显微剖切技术才能进行测量的尺寸也在本节中作出了规定。盲孔和埋孔应当符合对镀覆孔的要求。对于用于镀覆孔评定的盲孔和埋孔测试附连板的适当设计，参见IPC-2221。
所有性能和要求的评定应当在经过热应力处理的测试附连板上或在成品印制板上进行，且应当必须满足所有要求。测试附连板应当在在印制板经过所有涂覆、最终涂覆和热处理工艺后进行测试。
17
3.6.1 热应力测试 测试附连板或成品印制板应当经过热应力测试。按照1.3.3节给出的适用要求，应当要求采用以下测试方法中的一种或多种。
3.6.1.1 热应力测试，测试方法2.6.8 测试附连板或成品印制板应当按照IPC-TM-650测试方法2.6.8中的测试条件A进行热应力测试。
3.6.1.2 热应力测试，测试方法2.6.27（230oC） 测试附连板或成品印制板应当按照IPC-TM-650测试方法2.6.27中的230oC再流焊曲线进行热应力测试。
3.6.1.3 热应力测试，测试方法2.6.27（260oC） 测试附连板或成品印制板应当按照IPC-TM-650测试方法2.6.27中的260oC再流焊曲线进行热应力测试。
3.6.1.4 热应力测试的偏离要求 对这些要求的偏离应当由供需双方协商确定。
3.6.1.5 显微切片要求 热应力测试后，应当对测试附连板或印制板进行显微剖切。应当按照IPC-TM-650测试方法2.1.1或2.1.1.2在附连板或印制板上进行显微剖切。对所有适用的镀覆孔和导通孔的评定，包括盲孔和埋孔及所有在成品印制板上找到的类似结构，应当按照表4-3垂直剖面上进行检验。切片的研磨和抛光精度应当使每个镀覆孔的观察区域为钻孔直径的10%以内。
应当在100X±5%的放大倍数下对镀覆孔铜箔和镀层的完整性进行检验。仲裁检验应当在200X±5%的放大倍数下完成。应当单独检验孔的每一面。对层压板厚度、铜箔厚度、镀层厚度、叠合方向、层压和镀层空洞等等的检验应当在上述规定的放大倍数下完成。对于小于3/8oz的铜箔，可能要求使用200倍的放大倍数进行检验，400-500倍的放大倍数进行仲裁检验，用以确定是否符合最小厚度要求。低于1.0μm[39.4μin]的镀层厚度不应当采用显微技术进行测量。
注：用来补充显微切片评定的其他技术应当由供需双方协商确定。
3.6.2 显微剖切后的附连板或印制板要求
通过显微切片进行检验时，测试附连板或印制板应当满足表3-9和3.6.2.1节到3.6.2.17节的要求。
3.6.2.1 镀层完整性 镀覆孔的镀层完整性应当满足表3-9详列的要求。对于2级和3级产品，不应当有镀层分离（除表3-9注明情况以外）、镀层裂缝，且内层互连处不应当在镀覆孔孔壁与内层之间有分离或污染。
当以铜制成的金属芯或散热层用作电气功能电路时，应当满足以上要求；但当使用其他不同的材料制成金属芯或散热层时，可以在金属与孔壁镀层之间出现小点或麻点。进行显微切片评定时，这些有污染或外来物的面积不应当超过每一互连面的50%，且不应当出现在金属芯板上覆铜箔与孔壁铜镀层的交界面。
3.6.2.2 镀层空洞 任何铜镀层厚度小于表3-3至表3-5中所规定的最小厚度时，应当认为是空洞。1级产品应当符合表3-6建立的镀层空洞要求。对于2级和3级产品，每个附连板或成品板上不应当多于1个空洞，且必须满足以下要求：
a） 每个测试附连板或成品印制板上不应当有多于1个的镀层空洞，不论其长度或尺寸。 b） 不应当有长度超过印制板总厚度5%的镀层空洞。
c） 内层导电层与镀覆孔孔壁的交界面应不应当有镀层空洞。 d） 不允许有大于90°的环状镀层空洞。
基材和铜镀层（即在孔壁铜镀层后）之间的导体最终镀层或涂覆层材料视为1个空洞。验收在制板时，任何镀覆孔发生此类情况时均应当视为1个空洞。
如在评定满足上述条件有显微切片时发现1个空洞，从同一检查批次中并按照表4-2重新取样，以确定该缺陷是否是随机的。如果重新取样的测试附连板或成品印制板中没有镀层空洞，则认为测试附连板或成品印制板所代表的印制板是可接受的；但是，如果在重新取样的显微切片中发现了1个镀层空洞，则应当认为该产品是不符合要求的。
表3-9 热应力后的镀覆孔完整性 1级 2级 3级 属性
18
铜箔空洞 每个孔允许3个空洞。同一层面上不允许有多个空洞。空洞如满足3.6.2.2节的其他显微切片要求，则每个样品允许有长度不应当大于印制板厚度1个空洞。 的5%。不允许有大于90°的环状空洞。 2镀层折叠/夹杂物 必须满足表3-3到3-5的最小铜厚要求。对于正凹蚀，应该顺着介质材料的形貌进行测量。当负凹蚀造成铜镀层的折叠时，按图3-8所示，从内层面开始测量所得的铜厚应当满足最小要求。负凹蚀的限度应当符合图3-12的要求。为了评定，必须对样品进行微蚀。 毛刺和结瘤 玻璃纤维突出2 2如满足最小孔径要求，允许出现毛刺和结瘤。 允许。见3.6.2.11节。 最大125μm[4,921μin] 最大100μm[3,937μin] 最大80μm[3,150μin] 芯吸（铜镀层） 内层夹杂物（内层连接盘和对于每个焊盘，只允许在孔壁通孔镀层的交界面处的夹杂一侧有效焊盘20%的范围内出不允许。 物） 现夹杂物。 内层铜箔裂缝 如果裂缝没有穿透金属箔，仅不允许。 允许孔壁一侧出现C型裂缝。 1外层铜箔裂缝（A型、B型和D不允许D型裂缝。允许A型和B不允许D型和B型裂缝。允许A型裂缝 1，3型裂缝） 型裂缝 孔壁/拐角裂缝（E型和F型）1 不允许。 对于每个焊盘，只允许在孔壁内层分离（内层焊盘和镀覆一侧有效焊盘20%的范围内出不允许。 孔镀层界面处的分离） 现内层分离。 沿着外层焊盘垂直边缘的分拐角处允许（见图3-7），最如未延伸至外层铜箔垂直边缘以外，则允许（见图3-7）。 离 大长度130μm[5,118μin]。 镀层分离 孔壁介质/孔壁镀层分离 不允许。 如满足尺寸和镀层要求，是可接受的。 热应力或模拟返工之后的焊如成品印制板满足3.3.4节的目检要求，则允许。 盘起翘
19
注1.铜箔裂缝定义：见图3-6
A型裂缝=外层铜箔裂缝
B型裂缝=未完全穿透镀层的裂缝（仍留有最小镀层厚度） C型裂缝=内层铜箔裂缝
D型裂缝=完全穿透铜箔和镀层的外层铜箔镀层裂缝 E型裂缝=仅出现在孔壁镀层中的裂缝 F型裂缝=仅出现在拐角镀层中的裂缝
注2.必须满足表3-3至表3-5中的最小铜厚要求。
注3.B型和D型裂缝的判定无需考虑电镀层数量（可包括或不包括盖覆电镀）。
图3-6 裂缝的定义
注：如图所示的铜镀层可能包括多个电镀层或盖覆电镀。 A型裂缝 外层铜箔裂缝
B型裂缝 未完全穿透镀层的裂缝（仍留有表3-3至表3-5规定的最小镀层厚度） C型裂缝 内层铜箔裂缝
D型裂缝 完全穿透铜箔和镀层的裂缝 E型裂缝 仅出现在孔壁镀层中的裂缝 F型裂缝 仅出现在拐角镀层中的裂缝
图3-7 外层铜箔的分离
CONDUCTIVE COATINGS：导电涂覆层 ELECTROLYTIC COPPER：电解铜
AREA OF ACCEPTABLE SEPARATION ALONG THE VERTICAL EDGE OF THE EXTERNAL FOIL：沿外层铜箔垂直边缘可接受的分离区域
图3-8 镀层折叠/夹杂物 - 最小铜厚测量点
注1：最小铜厚测量点。如所示位置满足最小厚度要求，则未封闭的折叠是可接受的。 注2：如所示位置满足最小厚度要求，则封闭的折叠（包夹）是可接受的。 注3：测量包夹区域镀层交界线之间的铜镀层（必须满足最小厚度要求）。
注4：出现镀层折叠的区域如在空洞和镀层内边缘之间不存在镀层界限。A-B的厚度测量应当符合3.6.2.11节的最小镀层厚度要求。
3.6.2.3 基材空洞 对于2级和3级产品，在B区（图3-9）不应当有超过80μm[3,150μin]的基材空洞。对于1级产品，在B区（图3-9）允许的空洞不应当超过150μm[5,906μin]。跨接了A区和B区界限的空洞或完全在B区内的界限空洞，对于2级和3级产品，不应当超过80μm[3,150μin]，对于1级产品，不应当超过150μm[5,906μin]。相邻两个镀覆孔之间同一层面上的多个空洞的累加长度不应当超过上述限制。在两个非公共导体之间的空洞，不论水平方向还是垂直方向，均不应当减小最小介质间距。
3.6.2.4 基材裂缝 在A区内（图3-9）内的基材裂缝是可接受的，但在两个非公共导体之间的裂缝例外，不论水平还是垂直方向，这种裂缝均不应当减少最小介质间距。跨接了A区和B区界限的裂缝或完全在B区内的界限裂缝，对于2级和3级产品，不应当超过80μm[3,150μin]，对于1级产品，不应当超过150μm[5,906μin]。同一层面上相邻两个镀覆孔之间的多个裂缝的累加长度不应当超过上述限制。
图3-9 典型显微剖切评定样品 Plating Voids：镀层空洞 0.08mm[0.0031in]max.（see Note 1）：最大0.08mm[0.0031in]（见注1） Foil and Plating evaluation area：铜箔和镀层评价区 “Zone A”：“A区” Thermal zone：受热区 Laminate evaluation area：层压板评价区
20